半导体封装件制造技术

本公开涉及半导体封装件，包括：半导体裸片，具有有源表面；引线，具有相对的第一端部和第二端部；表面镀敷层，位于所述引线的第一端部上，所述引线经由所述表面镀敷层直接耦合至所述半导体裸片；密封剂，密封所述裸片和所述引线并露出所述引线的第二端部。

Semiconductor package

The present invention relates to a semiconductor package includes a semiconductor chip, has an active surface; wire has a first end and a second end opposite; surface plating layer, the first end is in the lead, the lead through the surface plating layer is directly coupled to the semiconductor die; second end sealants, sealing the bare chip and the lead wire and the lead exposed.

【技术实现步骤摘要】
半导体封装件
本公开总体上涉及倒装芯片封装件，并且更具体地，涉及半导体封装件。
技术介绍
无铅(或不含铅)的封装件通常被用于期望小型封装的应用。通常，平坦的无铅封装件提供近似芯片规模的密封封装件，其由附接至半导体裸片的平坦引线框来形成。位于封装件底面上的引线在半导体裸片与衬底(诸如印刷电路板(PCB))之间提供电连接。典型地，无铅封装件包括半导体裸片或安装至裸片焊盘的芯片，并且电耦合至引线(诸如通过导线)。使封装件更薄的改进消除了裸片焊盘的需要。具体地，引线上芯片(COL)封装件使得半导体裸片直接安装在引线上而不需要裸片焊盘。裸片和引线被密封在封装中以形成封装件。用于半导体封装的当前应用期望封装件具有减小的厚度以及裸片和引线框架的引线之间的简化连接，以减小体积并增加封装件的信号承载能力。
技术实现思路
公开了一种半导体封装件，包括：半导体裸片，具有有源表面；引线，具有相对的第一端部和第二端部；表面镀敷层，位于所述引线的第一端部上，所述引线经由所述表面镀敷层直接耦合至所述半导体裸片；密封剂，密封所述裸片和所述引线并露出所述引线的第二端部。在一个实施例中，还包括：钝化层，形成在所述裸片的所述有源表面之上；以及开口，形成在所述钝化层中，露出所述裸片的所述有源表面的部分。在一个实施例中，所述钝化层中的开口具有第一形状，并且所述表面镀敷层具有对应于所述第一形状的第二形状。在一个实施例中，所述表面镀敷层的尺寸小于所述钝化层中的开口的尺寸。在一个实施例中，所述钝化层中的开口具有第一厚度，并且所述表面镀敷层具有对应于所述第一厚度的第二厚度。在一个实施例中，所述第一厚度小于所述第二厚度。在一个实施例中，所述引线的所述第一端部上的所述表面镀敷层覆盖所述引线的整个所述第一端部。附图说明图1A是根据本公开一个或多个实施例的倒装芯片封装件结构的截面的示意图。图1B示出了图1A的倒装芯片封装件结构的截面的示意图的细节图。图2A和图2B是根据本公开一个或多个实施例的处于制造处理的各个阶段的形成在引线框架带中的导电衬底的示意性截面图。图3A至图3E是倒装芯片封装件(诸如图1A的倒装芯片封装件)的组装的各个阶段的示意性截面图。图4A是根据本公开一个或多个实施例的引线框架的示意性截面图。图4B是根据本公开一个或多个实施例的引线框架的示意性截面图。图5A是根据本公开一个或多个实施例的引线框架的顶侧和裸片的底侧的示意图。图5B是根据本公开一个或多个实施例的引线框架的顶侧和裸片的底侧的示意图。具体实施方式图1A和图1B示出了四方扁平无铅(QFN)半导体封装件100的实施例。封装件100包括环绕引线224和裸片110的密封剂140。图1A示出了封装件100的总体结构，而图1B示出了引线224与裸片110之间的连接的特写图。裸片110可根据标准半导体制造工艺来制造，并且可以由硅或其他半导体材料制成。裸片110包括其中形成集成电路的有源表面116。集成电路可以是实施为形成在裸片内且根据裸片的电设计和功能而互连的有源器件、无源器件、导电层和介电层的模拟或数字电路。例如，电路可以包括一个或多个形成在有源表面116内的一个或多个晶体管、二极管以及其他电路元件，以实施模拟电路或数字电路，诸如数字信号处理器(DSP)、ASIC、MEMS、存储器或其他信号处理电路。裸片110还可以包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。在一些实施例中，裸片110包括帮助保护有源表面116和裸片110免受电和物理损伤和污染的钝化层120。钝化层是绝缘材料，诸如金属氧化物，并且通常非常薄，为1至3微米的级别。在一些实施例中，钝化层可以是光敏绝缘体永久层。裸片焊盘上的光敏绝缘体材料可以是聚苯并二恶唑(PBO)或聚酰亚胺材料，并且具有多达10um以上的厚度。钝化层120包括开口112，其露出裸片110的有源表面116上的接合焊盘113。裸片110的接合焊盘113耦合至引线224。每条引线224都提供裸片110与封装件100外的环境之间的电和物理耦合。每条引线224均包括接合焊盘226，用于将封装件连接至另一器件或衬底(诸如印刷电路板)，用于与封装件100外的器件通信。每条引线224均包括表面镀敷层222。表面镀敷层222提供裸片与引线224之间的界面。表面镀敷层222可以包括镍、银或金的一层或多层，其经由电镀敷工艺来沉积。电镀敷工艺使得表面镀敷层222铺设为非常薄的层；例如，镀敷层可以具有基本对应于钝化层120的厚度的厚度或者可以厚于钝化层。尽管未示出，但图案化的掩模可在形成表面镀敷层222之前沉积在第二表面232上，以控制表面镀敷层222的施加，这在本领域是公知的。在形成表面镀敷层222之后，从衬底220的第二侧232去除图案化的掩模层。表面镀敷层222的厚度可以在5微米和25微米之间。在一些实施例中，表面镀敷层可以具有少至1微米的厚度。在又一些实施例中，表面镀敷层的厚度可多至60微米。在又一些实施例中，表面镀敷层的厚度可小于1微米。镀敷处理还使得表面镀敷层222形成为各种形状，如以下参照图5A和图5B所描述的；例如，表面镀敷层222的形状可以基本对应于钝化层120中的开口112的形状。具体地，镀敷处理允许形成具有紧公差的表面镀敷层222，诸如1微米的级别。这些公差小于通过例如可以用于形成引线224的其他沉积和蚀刻工艺可用的公差。在一些实施例中，表面镀敷层222的大小对应于引线224的大小，其小于钝化层中的开口的大小。关于这点，在引线224的端部与接合焊盘113之间没有产生间隙。表面镀敷层222还帮助减小封装件100的整体高度和引线224的长度，尤其与典型的凸起连接处理(其通常涉及在倒装芯片结构中将裸片耦合至引线的导电凸块)相比。经由线缆接合工艺形成在引线顶部处的凸块具有至少25至30微米的厚度，而经由镀敷工艺施加的表面镀敷层具有小至2.5微米的厚度。通过减小引线的长度以及它们与裸片的连接，可以增加封装件100的性能；例如，较短的引线长度可使得裸片110在较高的频率下与电子器件的其他部件通信，这具有更高的数据传送速率。封装件100还包括密封剂140，其密封裸片110、表面镀敷层222和引线224的部分。裸片110和引线224通过密封剂140保持在封装件100内的其相应位置。密封剂140是绝缘材料，其保护电部件和材料免受损伤，诸如腐蚀、物理损伤、湿气损伤或者对电器件和材料的其他原因的损伤。在一个实施例中，密封剂140可以是任何适当的模塑料，诸如但不限于环氧树脂、酚醛树脂、聚合物或聚酯树脂。终端引线224的基础部分和接触焊盘226保持从密封剂140中露出。引线224经由热超声接合工艺(其将表面镀敷层222接合至裸片110的有源表面116)而电且机械地耦合至裸片110。热超声接合工艺使用热、摩擦和声音振动以软化表面镀敷层222并将其接合至裸片110的有源表面116。热超声工艺还使得表面镀敷层222的上表面基本平坦并且比例如凸块接合工艺更加均匀。通过电镀敷工艺形成的表面镀敷层222的上表面基本平坦且均匀的形状增加了引线224与裸片110之间的机械连接的强度，尤其与凸块连接工艺相比。使用热超声接合至裸片110的表面镀敷层222还允许使用不同类型本文档来自技高网...

【技术保护点】
一种半导体封装件，其特征在于，包括：半导体裸片，具有有源表面；引线，具有相对的第一端部和第二端部；表面镀敷层，位于所述引线的第一端部上，所述引线经由所述表面镀敷层直接耦合至所述半导体裸片；密封剂，密封所述裸片和所述引线并露出所述引线的第二端部。

【技术特征摘要】
2016.03.30 US 15/085,2851.一种半导体封装件，其特征在于，包括：半导体裸片，具有有源表面；引线，具有相对的第一端部和第二端部；表面镀敷层，位于所述引线的第一端部上，所述引线经由所述表面镀敷层直接耦合至所述半导体裸片；密封剂，密封所述裸片和所述引线并露出所述引线的第二端部。2.根据权利要求1所述的半导体封装件，其特征在于，还包括：钝化层，形成在所述裸片的所述有源表面之上；以及开口，形成在所述钝化层中，露出所述裸片的所述有源表面的部分。3.根据权利要求2所述的半导体...

【专利技术属性】
技术研发人员：M·马佐拉，B·维塔利，M·德桑塔，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利,IT