半导体装置结构制造方法及图纸

本公开提供半导体装置结构。半导体装置结构包括第一半导体层及第二半导体层，纵向地堆叠于半导体基底上。第一半导体层及第二半导体层包括不同的材料。半导体装置结构也包括栅极堆叠，覆盖第一半导体层的第一部分。半导体装置结构还包括间隔元件，位于栅极堆叠的侧壁上。间隔元件覆盖第二半导体层以及第一半导体层的第二部分。第二半导体层的厚度不同于第二部分的厚度。

【技术实现步骤摘要】
半导体装置结构
本专利技术涉及一种半导体技术，特别是涉及具有纳米线的半导体装置结构及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业已历经了快速的成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(即，每单位晶片面积所内连接的装置的数量)，却降低了几何尺寸(即，工艺中所能制造出的最小元件)。尺寸缩小所带来的好处通常包括提高生产效率及降低相关成本。这样的尺寸缩小也增加了加工及制造集成电路的复杂性，且为了这些进步得以实现，集成电路加工及制造需要类似的发展。举例来说，已发展出三维(threedimensional)晶体管，例如具有纳米线(nanowire)的半导体装置，来取代平面晶体管，以期望在此领域有所进一步发展。
技术实现思路
本公开的一些实施例提供半导体装置结构。半导体装置结构包括第一半导体层及第二半导体层，纵向地堆叠于半导体基底上。第一半导体层及第二半导体层包括不同的材料。半导体装置结构也包括栅极堆叠，覆盖第一半导体层的第一部分。半导体装置结构还包括间隔元件，位于栅极堆叠的侧壁上。间隔元件覆盖第二半导体层以及第一半导体层的第二部分。第二半导体层的厚度不同于第二部分的厚度。本公开的一些实施例提供半导体装置结构。半导体装置结构包括多层第一半导体层，位于半导体基底上。多层第一半导体层以第一间距彼此纵向地间隔。半导体装置结构也包括第一栅极堆叠，覆盖第一半导体层。半导体装置结构还包括多层第二半导体层，位于半导体基底上。多层第二半导体层以不同于第一间距的第二间距彼此纵向地间隔。第一半导体层的材料不同于第二半导体层的材料。再者，半导体装置结构包括第二栅极堆叠，覆盖第二半导体层。本公开的一些实施例提供半导体装置结构的形成方法。半导体装置结构的形成方法包括在第一区域及第二区域内的半导体基底上纵向地堆叠第一半导体层及第二半导体层。第一半导体层及第二半导体层包括不同的材料，且具有不同的厚度。半导体装置结构的形成方法也包括使用第一蚀刻剂去除第一区域内的第二半导体层。半导体装置结构的形成方法还包括在第一区域内形成覆盖第一半导体层的第一栅极堆叠。再者，半导体装置结构的形成方法包括使用第二蚀刻剂去除第二区域内的第一半导体层。半导体装置结构的形成方法也包括在第二区域内形成覆盖第二半导体层的第二栅极堆叠。附图说明图1A至图1L为绘示出根据一些实施例的半导体装置结构的制造过程的各个阶段的立体图。图2A及图2B为绘示出根据一些实施例的半导体装置结构的剖面示意图。图3为绘示出根据一些实施例的半导体装置结构的剖面示意图。图4A及图4B为分别绘示出根据一些实施例的半导体装置结构的立体图及剖面示意图。图5A及图5B为分别绘示出根据一些实施例的半导体装置结构的立体图及剖面示意图。【符号说明】100半导体基底100A区域100B区域110半导体层110’包覆层110A第一部分110B第二部分120半导体层120’包覆层120A第一部分120B第二部分130凹口140鳍状结构150隔离特征160虚设栅极堆叠170虚设介电层180虚设栅极电极190硬掩模200间隔元件210源极或漏极结构220介电层230凹口240金属栅极堆叠结构250凹口260金属栅极堆叠结构270栅极介电层280金属栅极电极290栅极介电层300金属栅极电极D1、D2距离S1、S1’、S2、S2’间距T1、T2厚度T1’、T2’总厚度具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化专利技术的说明。当然，这些特定的范例并非用以限定本专利技术。例如，若是本说明书以下的公开内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了还可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本专利技术的说明中不同范例可能使用重复的参照符号及/或用字。这些重复符号或用字系为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。再者，为了方便描述附图中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语等。除了附图所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，因此方向性用语仅用以说明图示中的方向。本公开的一些实施例描述如下。图1A至图1L为绘示出根据一些实施例的半导体装置结构的制造过程的各个阶段的立体图。可以在图1A至图1L所述的阶段之前、期间及/或之后进行额外的步骤。以下描述的某些阶段在不同实施例中可替换或省略。图2A及图2B为绘示出根据一些实施例的半导体装置结构的剖面示意图。在一些实施例中，图2A为绘示出沿着图1I中所示的剖线I-I’的半导体装置结构的剖面示意图。在一些实施例中，图2B为绘示出沿着图1L中所示的剖线I-I’的半导体装置结构的剖面示意图。可以在半导体装置结构内加入额外的特征部件。以下描述的某些特征部件在不同实施例中可替换或省略。如图1A所示，提供半导体基底100。在一些实施例中，半导体基板100为基体(bulk)半导体基板，例如半导体晶片。举例来说，半导体基板100为硅晶片。半导体基板100可包含硅或其他半导体元素材料，例如锗。在一些其他实施例中，半导体基板100包含半导体化合物。半导体化合物可包含锗锡、硅锗锡、砷化镓、碳化硅、砷化铟、磷化铟、其他适合的半导体化合物或上述的组合。在一些实施例中，半导体基底100包含绝缘层上半导体(semiconductor-on-insulator，SOI)基底。绝缘层上半导体基底的制作方法可为晶片接合工艺、硅膜转移(siliconfilmtransfer)工艺、注入氧隔离(separationbyimplantationofoxygen，SIMOX)工艺、其他适用的方法或上述的组合。如图1A所示，根据一些实施例，多层半导体层110及120交替地沉积于半导体基底100上。因此，半导体层110及120纵向地堆叠且位于不同的层位。在一些实施例中，每一半导体层110比每一半导体层120厚。在一些其他实施例中，每一半导体层110比每一半导体层120薄。在一些实施例中，每一半导体层110的厚度T1在大约0.5nm至大约30nm的范围内。在一些其他实施例中，厚度T1在大约5nm到大约15nm的范围内。在一些实施例中，每一半导体层120的厚度T2在大约0.5nm至大约30nm的范围内。在一些其他实施例中，厚度T2在大约5nm到大约15nm的范围内。在一些实施例中，厚度T1与厚度T2之间的差异在大约0.5nm至大约30nm的范围内。在一些其他实施例中，厚度T1与厚度T2之间的差异在大约1nm到大约10nm的范围内。在一些实施例中，厚度T1相对于厚度T2的比例(T1/T2)在大约1.05至大约4的范围内。本公开的实施例并不限定于此本文档来自技高网...

【技术保护点】
一种半导体装置结构，包括：半导体基底；第一半导体层及第二半导体层，纵向地堆叠于该半导体基底上，其中该第一半导体层及该第二半导体层包含不同的材料；栅极堆叠，覆盖该第一半导体层的第一部分；以及间隔元件，位于该栅极堆叠的侧壁上，其中该间隔元件覆盖该第二半导体层以及该第一半导体层的第二部分，且其中该第二半导体层的厚度不同于该第二部分的厚度。

【技术特征摘要】
2015.11.16 US 14/942,6391.一种半导体装置结构，包括：半导体基底；第一半导体层及第二半导体层，纵向地堆叠于该半导体基底上，其中该第一半导体层及该...

【专利技术属性】
技术研发人员：李东颖，叶致锴，徐振峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71