电子设备及其制造方法技术

提供一种包括半导体存储器的电子设备。半导体存储器包括：第一沟道层，形成在衬底之上且沿垂直方向延伸；第一层叠结构，包括沿第一沟道层交替层叠的多个第一层间电介质层和多个第一栅电极层；第一存储层，插置在第一沟道层与第一栅电极层之间；第二沟道层，形成在第一沟道层之上且沿垂直方向延伸；第二层叠结构，包括沿第二沟道层交替层叠的多个第二层间电介质层和多个第二栅电极层；第二存储层，插置在第二沟道层与第二栅电极层之间；第一沟道连接图案，形成在第一沟道层与第二沟道层之间，并且将第一沟道层和第二沟道层彼此耦接；以及第一刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一沟道连接图案大体上相同的水平。

【技术实现步骤摘要】
电子设备及其制造方法相关申请的交叉引用本申请要求于2015年11月30日提交的申请号为10-2015-0168595的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利文件涉及半导体器件，更具体地，涉及包括垂直地层叠在衬底之上的多个存储单元的电子设备及其制造方法。
技术介绍
与非型快闪存储器等已经被开发为即使在电源切断的情况下也能存储数据并且保持存储的数据的半导体器件。近来，用于改善2D存储器件的集成密度的方法已经达到其极限，在2D存储器件中，存储单元作为单层形成在硅衬底之上。因而，已经提出了各种类型的3D非易失性存储器件，其包括垂直地层叠在硅衬底之上的多个存储单元。
技术实现思路
各种实施例涉及这样一种电子设备及其制造方法，其能够降低工艺的难度水平，并且保证存储单元特性和操作特性。在一个实施例中，提供了一种包括半导体存储器的电子设备。半导体存储器可以包括：第一沟道层，形成在衬底之上并且沿着垂直方向延伸；第一层叠结构，包括沿着第一沟道层交替层叠的多个第一层间电介质层和多个第一栅电极层；第一存储层，插置在第一沟道层与第一栅电极层之间；第二沟道层，形成在第一沟道层之上并且沿着垂直方向延伸；第二层叠结构，包括沿着第二沟道层交替层叠的多个第二层间电介质层和多个第二栅电极层；第二存储层，插置在第二沟道层与第二栅电极层之间；第一沟道连接图案，形成在第一沟道层与第二沟道层之间，并且将第一沟道层和第二沟道层彼此耦接；以及第一刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一沟道连接图案大体上相同的水平，其中，第一刻蚀停止图案包括与第一沟道连接图案相同的材料，并且与第一沟道连接图案隔离。以上半导体器件的实施方式可以包括以下中的一个或多个。半导体存储器还包括：绝缘材料，设置在第一沟道连接图案与第一刻蚀停止图案之间。第一沟道连接图案具有比第一沟道层的上表面和第二沟道层的下表面大的宽度。半导体存储器还包括：第一缝隙，穿过第一层叠结构、第一刻蚀停止图案和第二层叠结构。第一刻蚀停止图案，具有比第一缝隙大的宽度。半导体存储器还包括：第三沟道层，穿过第一层叠结构，其中，第一沟道层和第三沟道层布置成彼此平行，并且处于大体上相同的水平；第四沟道层，穿过第二层叠结构，其中，第二沟道层和第四沟道层布置成彼此平行，并且处于大体上相同的水平；以及第二沟道连接图案，形成在第三沟道层与第四沟道层之间，并且将第三沟道层和第四沟道层彼此耦接，其中，第一沟道连接图案和第二沟道连接图案中的每个具有岛形状。半导体存储器还包括：第二刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一刻蚀停止图案大体上相同的水平；以及第二缝隙，穿过第一层叠结构、第二刻蚀停止图案和第二层叠结构。半导体存储器还包括：第二缝隙，穿过第一层叠结构、第一刻蚀停止图案和第二层叠结构。第一沟道连接图案和第一刻蚀停止图案中的每个包括导电材料。半导体存储器还包括：第一外延层，其中，第一沟道层具有空心中心的管形状，其中，第一存储层包围第一沟道层的外侧壁和下表面，其中，第一外延层从衬底延伸至第一沟道层的空心中心，以及将衬底与第一沟道层彼此连接。半导体存储器还包括第二外延层，其中，第二沟道层具有空心中心的管形状，其中，第二存储层包围第二沟道层的外侧壁和下表面，其中，第二外延层从衬底延伸至第二沟道层的空心中心，以将衬底与第二沟道层彼此连接。第一沟道层直接接触衬底。第二沟道层直接接触第一沟道连接图案。第一存储层还在第一层间电介质层与第一栅电极层之间延伸。第二存储层还在第二层间电介质层与第二栅电极层之间延伸。半导体存储器还包括：第三沟道层和连接构件，其中，第三沟道层穿过第一层叠结构，并且布置成与第一沟道层平行且在大体上相同的水平处，其中，连接构件形成在衬底内并且与第一沟道层和第三沟道层的底部耦接。半导体存储器还包括：附加栅电极层和绝缘层，其中，附加栅电极层形成在衬底内，其中，连接构件由与第一沟道层相同的材料形成，并且形成在附加栅电极层内，其中，绝缘层位于附加栅电极层与衬底之间。连接构件包括导电材料。电子设备还可以包括微处理器，微处理器包括：控制单元，被配置成接收来自微处理器外部的包括命令的信号，并且执行命令的提取、解码，或者控制微处理器的信号的输入或输出；操作单元，被配置成基于控制单元将命令解码的结果而执行运算；以及存储单元，被配置成存储用于执行运算的数据、与执行运算的结果相对应的数据或者用于执行运算的数据的地址，其中，半导体存储器是微处理器中存储单元的部件。电子设备还可以包括处理器，处理器包括：核心单元，被配置成基于从处理器的外部输入的命令，通过使用数据而执行与命令相对应的操作；高速缓冲存储单元，被配置成存储用于执行运算的的数据、与执行运算的结果相对应的数据或者用于执行运算的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器是处理器中高速缓冲存储单元的部件。电子设备还可以包括处理系统，处理系统包括：处理器，被配置成将由处理器接收的命令解码，并且基于将命令解码的结果而控制对信息的操作；辅助存储器件，被配置成存储用于将命令解码的程序和信息；主存储器件，被配置成调用和存储来自辅助存储器件的程序和信息，使得处理器在执行程序时能够使用程序和信息而执行操作；以及接口器件，被配置成在处理器、辅助存储器件和主存储器件中的至少一个与外部之间的执行通信，其中，半导体存储器是处理系统中的辅助存储器件或者主存储器件的部件。电子设备还可以包括数据存储系统，数据存储系统包括：存储器件，被配置成存储数据并且无论电源供给与否均保持存储的数据；控制器，被配置成根据从外部输入的命令而控制数据输入至存储器件和从存储器件输出数据；暂时存储器件，被配置成暂时地存储在存储器件与外部之间交换的数据；以及接口，被配置成在存储器件、控制器和暂时存储器件中的至少一个与外部之间的执行通信，其中，半导体存储器是数据存储系统中的存储器件或者暂时存储器件的部件。电子设备还可以包括存储系统，存储系统包括：存储器，被配置成存储数据并且无论电源供给与否均保持存储的数据；存储器控制器，被配置成根据从外部输入的命令而控制数据输入至存储器件和从存储器件输出数据；缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及接口，被配置成在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间的执行通信，其中，半导体存储器是存储系统中的存储器或者缓冲存储器的部件。在一个实施例中，一种用于制造包括半导体存储器的电子设备的方法可以包括：在衬底之上形成第一层叠结构，第一层叠结构包括彼此交替层叠的多个第一层间电介质层和多个第一材料层；通过选择性地刻蚀第一层叠结构而形成第一沟道孔；在第一沟道孔内形成第一沟道层；在第一层叠结构之上形成沟道连接图案和刻蚀停止图案，其中，沟道连接图案与第一沟道孔重叠，其中，刻蚀停止图案由与沟道连接图案相同的材料形成，与沟道连接图案隔离，以及形成在与沟道连接图案大体上相同的水平处；在沟道连接图案和刻蚀停止图案之上形成第二层叠结构，第二层叠结构包括彼此交替层叠的多个第二层间电介质层和多个第二材料层；形成第二沟道孔，以通过选择性地刻蚀第二本文档来自技高网...

【技术保护点】
一种包括半导体存储器的电子设备，半导体存储器包括：第一沟道层，形成在衬底之上并且沿着垂直方向延伸；第一层叠结构，包括沿着第一沟道层交替层叠的多个第一层间电介质层和多个第一栅电极层；第一存储层，插置在第一沟道层与第一栅电极层之间；第二沟道层，形成在第一沟道层之上并且沿着垂直方向延伸；第二层叠结构，包括沿着第二沟道层交替层叠的多个第二层间电介质层和多个第二栅电极层；第二存储层，插置在第二沟道层与第二栅电极层之间；第一沟道连接图案，形成在第一沟道层与第二沟道层之间，并且将第一沟道层和第二沟道层彼此耦接；以及第一刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一沟道连接图案大体上相同的水平，其中，第一刻蚀停止图案包括与第一沟道连接图案相同的材料，并且与第一沟道连接图案隔离。

【技术特征摘要】
2015.11.30 KR 10-2015-01685951.一种包括半导体存储器的电子设备，半导体存储器包括：第一沟道层，形成在衬底之上并且沿着垂直方向延伸；第一层叠结构，包括沿着第一沟道层交替层叠的多个第一层间电介质层和多个第一栅电极层；第一存储层，插置在第一沟道层与第一栅电极层之间；第二沟道层，形成在第一沟道层之上并且沿着垂直方向延伸；第二层叠结构，包括沿着第二沟道层交替层叠的多个第二层间电介质层和多个第二栅电极层；第二存储层，插置在第二沟道层与第二栅电极层之间；第一沟道连接图案，形成在第一沟道层与第二沟道层之间，并且将第一沟道层和第二沟道层彼此耦接；以及第一刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一沟道连接图案大体上相同的水平，其中，第一刻蚀停止图案包括与第一沟道连接图案相同的材料，并且与第一沟道连接图案隔离。2.根据权利要求1所述的电子设备，其中，半导体存储器还包括：绝缘材料，设置在第一沟道连接图案与第一刻蚀停止图案之间。3.根据权利要求1所述的电子设备，其中，第一沟道连接图案具有比第一沟道层的上表面和第二沟道层的下表面大的宽度。4.根据权利要求1所述的电子设备，其中，半导体存储器还包括：第一缝隙，穿过第一层叠结构、第一刻蚀停止图案和第二层叠结构。5.根据权利要求4所述的电子设备，其中，第一刻蚀停止图案具有比第一缝隙大的宽度。6.根据权利要求1所述的电子设备，其中，半导体存储器还包括：第三沟道层，穿过第一层叠结构，其中，第一沟道层和第三沟道层布置成彼此平行，并且处于大体上相同的水平处；第四沟道层，穿过第二层叠结构，其中，第二沟道层和第四沟道层布置成彼此平行，并且处于大体上相同的水平处；以及第二沟道连接图案，形成在第三沟道层与第四沟道层之间，并且将第三沟道层与第四沟道层彼此耦接，以及其中，第一沟道连接图案和第二沟道连接图案中的每个具有岛形状。7.根据权利要求1所述的电子设备，其中，半导体存储器还包括：第二刻蚀停止图案，形成在第一层叠结构与第二层叠结构之间，并且处于与第一刻蚀停止图案大体上相同的水平处，以及第二缝隙，穿过第一层叠结构、第二刻蚀停止图案和第二层叠结构。8.根据权利要求4所述的电子设备，其中，半导体存储器还包括：第二缝隙，穿过第一层叠结构、第一刻蚀停止图案和第二层叠结构。9.根据权利要求1所述的电子设备，其中，第一沟道连接图案和第一刻蚀停止图案中的每个包括导电材料。10.根据权利要求1所述的电子设备，其中，半导体存储器还...

【专利技术属性】
技术研发人员：吴光锡，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR