半导体器件和包括半导体器件的半导体封装件制造技术

本发明专利技术提供了一种半导体器件和包括半导体器件的半导体封装件。所述半导体器件包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，利用开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。

Semiconductor device and semiconductor package including semiconductor device

The present invention provides a semiconductor device and a semiconductor package including a semiconductor device. The semiconductor device includes a semiconductor chip body, which comprises a top surface of the first chip pad; passivation film disposed on the semiconductor chip body; and the first redistribution layer disposed between the passivation film and the semiconductor chip body, the opening is exposed at least partially overlapped with the first chip pad the first chip center pad area, connected to the first chip center pad area of the first distribution center pad area and the passivation film and the first distribution center pad area is spaced from the first side edge of the pad regions, the top surface of the first chip pad area in the heart of the top surface and the first distribution center the pad regions are not arranged in the same plane.

【技术实现步骤摘要】
半导体器件和包括半导体器件的半导体封装件相关申请的交叉引用本申请要求于2015年11月10日在韩国知识产权局提交的韩国专利申请No.10-2015-0157439的优先权和利益，该申请的公开以引用方式并入本文中。
本专利技术构思涉及一种半导体器件和包括半导体器件的半导体封装件。更具体地说，本专利技术构思涉及一种包括再分布层的半导体器件和一种包括该半导体器件的半导体封装件。
技术介绍
半导体封装件可包括能够存储大量数据并在短时间内处理该数据的半导体器件。这种器件可包括用于存储和/或处理数据的电路单元和用于将数据从“外部”(也就是说，电路单元以外)输入至电路或者将数据从电路单元输出至外部的芯片焊盘。为了改变布置在半导体器件的特定位置的焊盘的位置(也就是说，改变焊盘通过其连接至外部的位置)，一些半导体器件包括连接至芯片焊盘的一个或多个再分布层。例如，当焊盘布置在半导体器件的顶表面的区中时，电连接点(电路单元通过焊盘与导线或凸块连接的点)可通过电连接至芯片焊盘的再分布层改变至半导体器件的顶表面的其它区。例如，可采用所述再分布以减轻电路的一个区域中的拥挤，或者通常为了便于焊盘的布置。当在将外部与半导体器件电连接的再分布层中出现诸如短路的缺陷时，在半导体器件中也会出现缺陷，并且甚至在包括该半导体器件的半导体封装件中也会出现缺陷。因此，对于半导体器件或者电路单元与外部之间的电连接的可靠性来说，再分布层的可靠性是关键性的。
技术实现思路
本专利技术构思的各方面提供了一种具有改进的可靠性的半导体器件和包括该半导体器件的半导体封装件。本专利技术构思的各方面提供了一种能够稳定地保持与外部的电连接的半导体器件，以及一种包括该半导体器件的半导体封装件。本专利技术构思的各方面提供了一种即使在再分布层中出现缺陷时也能够稳定地保持与外部的电连接的半导体器件，以及一种包括该半导体器件的半导体封装件。本专利技术构思的各方面提供了一种半导体器件，该半导体器件包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，以暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。在一些示例实施例中，第一再分布中心焊盘区和第一芯片中心焊盘区彼此连接，以具有彼此连续的轮廓。在一些示例实施例中，第一再分布中心焊盘区的顶表面和第一芯片中心焊盘区的底表面呈彼此共享第一侧边的矩形形式。在一些示例实施例中，半导体器件还包括：绝缘膜，其布置在第一再分布中心焊盘区与半导体芯片主体之间，其中，通过绝缘膜将第一芯片焊盘的顶表面暴露出来。在一些示例实施例中，第一芯片中心焊盘区包括第一中心区和将第一中心区与第一再分布中心焊盘区连接的第一外围区，并且第一中心区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。在一些示例实施例中，第一再分布中心焊盘区的顶表面的面积大于第一中心区的顶表面的面积。在一些示例实施例中，半导体芯片主体包括中心区、邻近于半导体芯片主体的边缘的第一边缘区以及将中心区与第一边缘区连接的第一再分布区，第一芯片中心焊盘区和第一再分布中心焊盘区布置在中心区中，并且第一边缘焊盘区布置在第一边缘区中。在一些示例实施例中，第一再分布中心焊盘区布置在第一芯片中心焊盘区与第一边缘焊盘区之间。在一些示例实施例中，第一芯片中心焊盘区布置在第一再分布中心焊盘区与第一边缘焊盘区之间。在一些示例实施例中，第一再分布层沿着第一方向在半导体芯片主体上延伸，并且第一再分布中心焊盘区还包括在第一芯片中心焊盘区周围沿着第一方向布置的第一子中心焊盘区和第二子中心焊盘区。本专利技术构思的各方面提供了一种半导体器件，该半导体器件包括：半导体芯片主体，其包括第一芯片焊盘；绝缘膜，其布置在半导体芯片主体上，具有开口以暴露出第一芯片焊盘的顶表面；第一再分布层，其在第一方向上在第一芯片焊盘的顶表面上延伸；以及钝化层，其布置在第一再分布层上，具有开口以暴露出与第一芯片焊盘重叠的第一再分布层的第一芯片中心焊盘区、连接至第一芯片中心焊盘区并且布置在绝缘膜上的第一再分布层的第一再分布中心焊盘区以及邻近于半导体芯片主体的边缘的第一再分布层的第一边缘焊盘区，其中，第一芯片中心焊盘区包括第一中心区和将第一中心区与第一再分布中心焊盘区连接的第一外围区，并且第一中心区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上，并且第一再分布中心焊盘区的顶表面的面积大于第一中心区的顶表面的面积。在一些示例实施例中，第一再分布中心焊盘区和第一芯片中心焊盘区彼此连接，以具有彼此连续的轮廓。在一些示例实施例中，半导体芯片主体包括中心区、邻近于半导体芯片主体的边缘的第一边缘区以及将中心区与第一边缘区连接的第一再分布区，第一芯片中心焊盘区和第一再分布中心焊盘区布置在中心区中，并且第一边缘焊盘区布置在第一边缘区中。本专利技术构思的各方面提供了一种半导体封装件，所述半导体封装件包括：封装件衬底，其包括顶表面上的第一顶部焊盘；以及半导体芯片，其布置在封装件衬底上，其中,半导体芯片包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，并且钝化膜中的开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，并且第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。在一些示例实施例中，所述半导体封装件还包括：将第一顶部焊盘与第一再分布中心焊盘区电连接的导线。在一些示例实施例中，所述半导体封装件还包括：布置在第一再分布中心焊盘区上的第一倒装焊盘；以及布置在第一倒装焊盘与第一顶部焊盘之间的第一凸块。在一些示例实施例中，第一再分布中心焊盘区和第一芯片中心焊盘区彼此连接，以具有彼此连续的轮廓。在一些示例实施例中，所述半导体封装件还包括：绝缘膜，其布置在第一再分布中心焊盘区与半导体芯片主体之间，其中，通过绝缘膜将第一芯片焊盘的顶表面暴露出来。在一些示例实施例中，第一芯片中心焊盘区包括第一中心区以及将第一中心区与第一再分布中心焊盘区连接的第一外围区，并且第一中心区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。在一些示例实施例中，第一再分布中心焊盘区的顶表面的面积大于第一中心区的顶表面的面积。在示例实施例中，一种半导体器件包括：半导体芯片主体，其包括顶表面上的芯片焊盘；半导体芯片主体的顶表面上的绝缘膜，其图案化为使芯片焊盘的至少一部分暴露出来；绝缘膜上的再分布层，其接触通过图案化的绝缘膜暴露的芯片焊盘的至少一部分，以形成芯片焊盘区；以及再分布层上的钝化层，其图案化为使芯片焊盘区的至少一部分暴露出来，并且使邻近芯片焊盘区的再分布层的一部分暴露出来，从而形成辅助焊盘区。在示例实施例中，一种半导体器件包括：半导体芯片主体，其包括顶表面上的芯片焊盘；半导体芯片主体的顶表面上的绝缘膜，其图案化为使本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，钝化膜中的开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。

【技术特征摘要】
2015.11.10 KR 10-2015-01574391.一种半导体器件，包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，钝化膜中的开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。2.根据权利要求1所述的半导体器件，其中，第一再分布中心焊盘区和第一芯片中心焊盘区彼此连接，以具有彼此连续的轮廓。3.根据权利要求2所述的半导体器件，其中，第一再分布中心焊盘区的顶表面和第一芯片中心焊盘区的底表面呈彼此共享第一侧边的矩形形式。4.根据权利要求1所述的半导体器件，还包括：绝缘膜，其布置在第一再分布中心焊盘区与半导体芯片主体之间，其中，通过绝缘膜将第一芯片焊盘的顶表面暴露出来。5.根据权利要求4所述的半导体器件，其中，第一芯片中心焊盘区包括第一中心区和将第一中心区与第一再分布中心焊盘区连接的第一外围区，并且第一中心区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。6.根据权利要求5所述的半导体器件，其中，第一再分布中心焊盘区的顶表面的面积大于第一中心区的顶表面的面积。7.根据权利要求1所述的半导体器件，其中，半导体芯片主体包括中心区、邻近于半导体芯片主体的边缘的第一边缘区以及将中心区与第一边缘区连接的第一再分布区，第一芯片中心焊盘区和第一再分布中心焊盘区布置在中心区中，并且第一边缘焊盘区布置在第一边缘区中。8.根据权利要求1所述的半导体器件，其中，第一再分布中心焊盘区布置在第一芯片中心焊盘区与第一边缘焊盘区之间。9.根据权利要求1所述的半导体器件，其中，第一芯片中心焊盘区布置在第一再分布中心焊盘区与第一边缘焊盘区之间。10.根据权利要求1所述的半导体器件，其中，第一再分布层沿着第一方向在半导体芯片主体上延伸，并且第一再分布中心焊盘区还包括在第一芯片中心焊盘区周围沿着第一方向布置的第一子中心焊盘区和第二子中心焊盘区。11.一种半导体封装件，包括：封装件衬底，其包括...

【专利技术属性】
技术研发人员：金原永，姜善远，安镇燦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR