多堆叠叠层封装结构制造技术

本发明专利技术提供多堆叠叠层封装结构。更具体的，本发明专利技术涉及一种封装，其包括：第一装置裸片；和第一封装材料，其将所述第一装置裸片封装于其中。所述第一装置裸片的底部表面与所述第一封装材料的底部表面共面。第一介电层下伏于所述第一装置裸片。第一重布线在所述第一介电层中且电耦合到所述第一装置裸片。第二介电层上覆于所述第一装置裸片。第二重布线在所述第二介电层中且电耦合到所述第一重布线。第二装置裸片上覆于且电耦合到所述第二重布线。无焊接区域将所述第二装置裸片连接到所述第二重布线。第二封装材料将所述第二装置裸片封装于其中。第三装置裸片电耦合到所述第二重布线。第三封装材料将所述第三装置裸片封装于其中。

Multi stacked stacked package structure

The present invention provides a stacked stacked package structure. More specifically, the present invention relates to a package comprising: a first device, a bare sheet; and a first package material that encapsulates the first device, the bare chip. The bottom surface of the bare surface of the first device is coplanar with the bottom surface of the first packaging material. The first dielectric layer is buried below the bare surface of the first device. The first re wiring is in the first dielectric layer and is electrically coupled to the bare film of the first device. The second dielectric layer is covered with the bare film of the first device. The second wiring is in the second dielectric layer and is electrically coupled to the first rewiring. The second device is coated on the bare chip and electrically coupled to the secondary wiring. The second device exposed piece is connected to the secondary wiring without a welding area. The second package material encapsulates the second device bare chip therein. The third device is electrically coupled to the bare wafer to the secondary wiring. The third package material encapsulates the third device bare chip therein.

【技术实现步骤摘要】
多堆叠叠层封装结构
本专利技术涉及一种半导体装置，特别涉及一种应用于电源供应器的半导体装置。本申请案主张以下临时申请的美国专利申请案的权益：2015年11月10日申请且名为“多堆叠叠层封装结构(Multi-StackPackageonPackage-on-PackageStructures)”的申请案第62/253,401号；所述申请案据此以引用的方式并入本文中。
技术介绍
在常规整合式扇出(IntegratedFan-Out；InFO)程序中，将顶部封装(其中结合第一装置裸片)结合到底部封装。底部封装还可具有封装于其中的之装置裸片。通过采用InFO程序，会增加封装的整合度。在现有InFo程序中，首先形成底部封装，此包括将模制原料(moldingcompound)封装于装置裸片和多个贯通模制通孔上。形成重布线以连接到装置裸片和贯通模制通孔。接着将可包括结合到额外封装衬底的装置裸片的顶部封装经由焊接点而结合到底部封装。
技术实现思路
一种封装包含第一装置裸片；第一封装材料，其将所述第一装置裸片封装于其中，其中所述第一装置裸片的底部表面与所述第一封装材料的底部表面共面；第一介电层，其下伏于所述第一装置裸片；第一重布线，其在所述第一介电层中且电耦合到所述第一装置裸片；第二介电层，其上覆于所述第一装置裸片；第二重布线，其在所述第二介电层中且电耦合到所述第一重布线；第二装置裸片，其上覆于且电耦合到所述第二重布线，其中无焊接区域将所述第二装置裸片连接到所述第二重布线；第二封装材料，其将所述第二装置裸片封装于其中；第三装置裸片，其电耦合到所述第二重布线；以及第三封装材料，其将所述第三装置裸片封装于其中。一种方法包含将第一装置裸片放置于载体上方；将所述第一装置裸片封装于第一封装材料中；执行第一平坦化以显露所述第一装置裸片中的第一金属柱；形成第一介电层于所述第一装置裸片和所述第一封装材料上方；形成第一重布线于所述第一介电层中，其中所述第一重布线电耦合到所述第一金属柱；将第二装置裸片粘接到所述第一介电层的顶部表面；形成第一贯通通孔于所述第一介电层上方；将所述第二装置裸片和所述第一贯通通孔封装于第二封装材料中；执行第二平坦化以显露所述第一贯通通孔和所述第二装置裸片中的第二金属柱；形成第二介电层于所述第二装置裸片上方；以及形成第二重布线于所述第二介电层中，其中所述第二重布线电耦合到所述第二金属柱和所述第一贯通通孔。一种方法包含将第一装置裸片放置于载体上方，其中所述第一装置裸片包含：第一半导体衬底；和穿过所述第一半导体衬底的第一贯通通孔；将所述第一装置裸片封装于第一封装材料中；形成第一介电层于所述第一装置裸片上方；形成第一重布线于所述第一介电层中，其中所述第一重布线电耦合到所述第一装置裸片中的第一金属柱；将第二装置裸片粘接到所述第一介电层的顶部表面；形成第二贯通通孔于所述第一介电层上方，其中所述第二贯通通孔电耦合到所述第一重布线；将所述第二装置裸片封装于第二封装材料中；形成第二介电层于所述第二装置裸片上方；形成第二重布线于所述第二介电层中，其中所述第二重布线电耦合到所述第二装置裸片中的第二金属柱；使所述载体与所述第一装置裸片脱结；对所述第一半导体衬底执行背面研磨以显露所述第一贯通通孔；以及形成第三重布线以电耦合到所述第一贯通通孔。附图说明当与附图一起进行阅读时，从以下【实施方式】最好地理解本专利技术的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，可出于讨论清楚起见而任意地增加或缩减各种特征的尺寸。图1到图11A说明根据一些实施例的包括多堆叠裸片的封装的形成中的中间阶段的横截面图。图11B到图16说明根据一些实施例的包括多堆叠裸片的封装的横截面图。图17说明用于形成根据一些实施例的封装的程序流程。具体实施方式以下揭示内容提供用于实施本专利技术的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本专利技术。当然，这些仅仅为实例且不希望为限制性的。举例来说，在以下描述中的第一特征在第二特征上方或上的形成可包括第一特征和第二特征被形成为进行直接接触的实施例，且还可包括额外特征可形成于第一特征与第二特征之间使得第一特征和第二特征可不进行直接接触的实施例。另外，本专利技术可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不规定所讨论的各种实施例和/或配置之间的关系。另外，本文中可出于描述简易起见而使用例如“下伏”、“下方”、“下部”、“上覆”、“上部”和其类似者的空间相对术语以描述如诸图所说明的一个元件或特征与另一(其它)元件或特征的关系。除了诸图所描绘的取向以外，空间相对术语还意图涵盖装置在使用或操作中的不同取向。设备可以其它方式取向(旋转90度或处于其它取向)，且本文中所使用的空间相对描述词同样地可被相应地解译。根据各种例示性实施例而提供多堆叠封装和形成所述封装的方法。讨论一些实施例的一些变化。贯穿各种视图和说明性实施例，类似参考编号用以指定类似元件。贯穿描述，术语“多堆叠封装”是指装置裸片的两个或两个以上层级(各自封装于一封装材料中)在其间不具有焊接区域的封装。此外，贯穿描述，具有金属柱的装置裸片的表面被称作相应装置裸片的前表面，且与所述前表面相对的表面为后表面。根据一些实施例，后表面也为相应装置裸片的半导体衬底的表面。图1到图11A说明根据一些实施例的封装的形成中的中间阶段的横截面图。在后续讨论中，参考图17所展示的程序流程600来讨论图1到图11A所展示的程序步骤。图1和图2说明贯通通孔32的形成。相应步骤被展示为图17所展示的程序流程中的步骤602。参考图1，提供载体20，且将粘接层22安置于载体20上方。载体20可为胚料玻璃载体、胚料陶瓷载体或其类似者，且可具有具备圆形俯视图形状的半导体晶片的形状。载体20有时被称作载体晶片。粘接层22可由(例如)光到热转换(Light-to-HeatConversion；LTHC)材料形成，但可使用其它类型的粘接剂。根据本专利技术的一些实施例，粘接层22能够在光热下分解，且因此可从形成于载体20上的结构释放载体20。还参考图1，将介电层24形成于粘接层22上方。根据本专利技术的一些实施例，介电层24为由聚合物形成的聚合物层，所述聚合物可为例如聚苯并恶唑(PBO)、聚酰亚胺或其类似者的感光聚合物。根据一些实施例，介电层24由例如氮化硅的氮化物、例如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)或其类似者形成。将导电晶种层26(例如)经由物理气相沉积(PVD)而形成于介电层24上方。导电晶种层26可为包括铜、铝、钛、其合金或其多层的金属晶种层。根据本专利技术的一些实施例，导电晶种层26包括例如钛层的第一金属层(未图示)和在所述第一金属层上方的例如铜层的第二金属层(未图示)。根据本专利技术的替代实施例，导电晶种层26包括例如铜层的单一金属层，其可由实质上纯铜或铜合金形成。如图1所展示，将掩模层28(例如光阻)施加于导电晶种层26上方，且接着使用光刻掩模进行图案化。根据本专利技术的一些实施例，掩模层28由干膜形成，所述干膜被层压到导电晶种层26上。根据一些实施例，掩模层28由光阻形成，所述光阻通过旋涂而施加。由于图案化本文档来自技高网...

【技术保护点】
一种封装，其包含：第一装置裸片；第一封装材料，其将所述第一装置裸片封装于其中，其中所述第一装置裸片的底部表面与所述第一封装材料的底部表面共面；第一介电层，其下伏于所述第一装置裸片；第一重布线，其在所述第一介电层中且电耦合到所述第一装置裸片；第二介电层，其上覆于所述第一装置裸片；第二重布线，其在所述第二介电层中且电耦合到所述第一重布线；第二装置裸片，其上覆于且电耦合到所述第二重布线，其中无焊接区域将所述第二装置裸片连接到所述第二重布线；第二封装材料，其将所述第二装置裸片封装于其中；第三装置裸片，其电耦合到所述第二重布线；以及第三封装材料，其将所述第三装置裸片封装于其中。

【技术特征摘要】
2015.11.10 US 62/253,401;2015.12.17 US 14/972,6221.一种封装，其包含：第一装置裸片；第一封装材料，其将所述第一装置裸片封装于其中，其中所述第一装置裸片的底部表面与所述第一封装材料的底部表面共面；第一介电层，其下伏于所述第一装置裸片；第一重布线，其在所述第一介电层中且电耦合到所述第一装置裸片；第二介电层，其上覆于所述第一装置裸片；第二重布线，其在所述第二介电层中且电耦合到所述第一重布线；第二装置裸片，其上覆于且电耦合到所述第二重布线，其中无焊接区域将所述第二装置裸片连接到所述第二重布线；第二封装材料，其将所述第二装置裸片封装于其中；第三装置裸片，其电耦合到所述第二重布线；以及第三封装材料，其将所述第三装置裸片封装于其中。2.根据权利要求1所述的封装，其中所述第三装置裸片上覆于所述第二装置裸片，且无焊接区域在所述第三装置裸片与所述第一重布线之间。3.根据权利要求1所述的封装，其中所述第三装置裸片上覆于所述第二装置裸片，且所述封装进一步包含将所述第三装置裸片电耦合到所述第二重布线的焊接区域。4.根据权利要求1所述的封装，其进一步包含穿过所述第二封装材料的贯通通孔，其中所述贯通通孔将所述第三装置裸片电耦合到所述第二重布线。5.根据权利要求1所述的封装，其中所述第二装置裸片包含：半导体衬底；和穿过所述半导体衬底的贯通通孔，其中所述贯通通孔将所述第二重布线电耦合到所述第三装置裸片。6.根据权利要求5所述的封装，其中所述贯通通孔与所述第二装置裸片中的全部有源和无源装置电解耦。7.根据权利要求6所述的封装，其中无贯通通孔穿过所述第二封装...

【专利技术属性】
技术研发人员：余振华，苏安治，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71