横向扩散金属氧化物半导体晶体管及其制作方法技术

本发明专利技术公开一种横向扩散金属氧化物半导体(LDMOS)晶体管及其制作方法。LDMOS晶体管包括一半导体基底、一绝缘结构、一栅极结构以及多个浮接电极。绝缘结构设置于半导体基底中。栅极结构设置于半导体基底上。浮接电极嵌入绝缘结构中，其中最接近栅极结构的浮接电极从绝缘结构的一上表面突出或栅极结构包括至少一分支部嵌入绝缘结构中，且浮接电极与栅极结构分离。

【技术实现步骤摘要】

本专利技术涉及一种横向扩散金属氧化物半导体(laterallydiffusedmetal-oxide-semiconductor，LDMOS)晶体管及其制作方法，尤其是涉及一种改善击穿电压的LDMOS晶体管及其制作方法。
技术介绍
横向扩散金属氧化物半导体(laterallydiffusedmetal-oxide-semiconductor，LDMOS)晶体管不仅可耐较高的击穿电压，还具有较佳的切换效率且可在较低的阻值下操作，因此可作为一种半导体功率元件，并被广泛应用于功率转换器(powerconverter)、功率放大器(poweramplifier)、切换开关(switch)、整流器(rectifier)等。同时，LDMOS晶体管具有水平式的结构，容易制造且易于和现行的半导体技术整合，进而减少制作成本。一般LDMOS的漏极在使用时会电连接至高压，因此为了承受高压所产生的高电场，传统LDMOS会于漏极与栅极之间设计绝缘结构，以避免LDMOS产生击穿。然而，高电场在此设计结构中会集中在漏极、绝缘结构与阱区的相邻区域，进而限制了LDMOS晶体管的击穿电压(breakdownvoltage)。因此，设计出能具有高击穿电压的LDMOS晶体管实为业界的一大课题。
技术实现思路
本专利技术的目的在于提供一种横向扩散金属氧化物半导体晶体管及其制作方法，以提升击穿电压。为达上述的目的，本专利技术提供一种横向扩散金属氧化物半导体晶体管，包括一半导体基底、一绝缘结构、一阱区、一第一掺杂区、一第二掺杂区、一栅极结构以及多个第一浮接电极。半导体基底具有一第一导电类型。绝缘结构设置于半导体基底中。阱区设置于绝缘结构的一第一侧的半导体基底中，其中阱区具有与第一导电类型互补的一第二导电类型。第一掺杂区设置于绝缘结构相对于第一侧的一第二侧的半导体基底中，其中第一掺杂区具有第一导电类型。第二掺杂区设置于阱区中，其中第二掺杂区具有第一导电类型。栅极结构设置于阱区与绝缘结构之间的半导体基底上。第一浮接电极嵌入绝缘结构中并从第一侧排列至第二侧，其中最接近阱区的第一浮接电极从绝缘结构的一上表面突出，且第一浮接电极与栅极结构分离。为达上述的目的，本专利技术另提供一种横向扩散金属氧化物半导体晶体管的制造方法。首先，提供一半导体基底、一阱区、一绝缘结构以及一第一掺杂区，其中半导体基底具有一第一导电类型，绝缘结构设置于半导体基底中，阱区具有一第二导电类型并设置于绝缘结构的一第一侧的半导体基底中，且第一掺杂区具有第一导电类型并设置于绝缘结构相对于第一侧的一第二侧的半导体基底中。然后，在绝缘结构中形成多个沟槽。接着，在半导体基底与绝缘结构上覆盖一导电层，且导电层填满该多个沟槽。随后，在导电层上形成一光致抗蚀剂图案，光致抗蚀剂图案包括一第一光致抗蚀剂区块与至少一第二光致抗蚀剂区块，其中第一光致抗蚀剂区块与位于阱区与绝缘结构之间的半导体基底重叠，且第二光致抗蚀剂区块覆盖最接近阱区的沟槽。之后，利用光致抗蚀剂图案作为一掩模，进行一蚀刻制作工艺，以于第一光致抗蚀剂区块下形成一栅极，且分别于各沟槽中形成一第一浮接电极，其中最接近阱区的第一浮接电极对应第二光致抗蚀剂区块设置，并从绝缘结构的一上表面突出。然后，移除光致抗蚀剂图案。为达上述的目的，本专利技术又提供一种横向扩散金属氧化物半导体晶体管，包括一半导体基底、一绝缘结构、一阱区、一第一掺杂区、一第二掺杂区、一栅极结构以及多个第一浮接电极。半导体基底具有一第一导电类型。绝缘结构设置于半导体基底中。阱区设置于绝缘结构的一第一侧的半导体基底中，其中阱区具有与第一导电类型互补的一第二导电类型。第一掺杂区设置于绝缘结构相对于第一侧的一第二侧的半导体基底中，其中第一掺杂区具有第一导电类型。第二掺杂区设置于阱区中，其中第二掺杂区具有第一导电类型。栅极结构设置于阱区与绝缘结构之间的半导体基底上，且栅极结构包括至少一分支部嵌入绝缘结构中。浮接电极嵌入绝缘结构中并从第一侧排列至第二侧。为达上述的目的，本专利技术又提供一种横向扩散金属氧化物半导体晶体管的制造方法。首先，提供一半导体基底、一阱区、一绝缘结构以及一第一掺杂区，其中半导体基底具有一第一导电类型，绝缘结构设置于半导体基底中，阱区具有一第二导电类型并设置于绝缘结构的一第一侧的半导体基底中，且第一掺杂区具有第一导电类型并设置于绝缘结构相对于第一侧的一第二侧的半导体基底中。然后，在绝缘结构中形成多个沟槽。接着，在半导体基底与绝缘结构上覆盖一导电层，且导电层填满沟槽。随后，在导电层上形成一光致抗蚀剂区块，其中光致抗蚀剂区块与位于阱区与绝缘结构之间的半导体基底重叠并延伸至覆盖至少沟槽。之后，利用光致抗蚀剂区块作为一掩模，进行一蚀刻制作工艺，以形成一栅极以及多个浮接电极，其中栅极形成于绝缘结构上，并包括至少一分支部填入至少一沟槽中，浮接电极填入其他沟槽中并从第一侧排列至第二侧，且栅极与浮接电极彼此分隔。然后，移除光致抗蚀剂区块。在本专利技术的LDMOS晶体管中，由于浮接电极处于浮接状态，并依序由内而外排列并嵌入于第一绝缘结构中，且最接近栅极的浮接电极突出于第一绝缘结构的上表面，或者栅极可包括分支部嵌入第一绝缘结构中，因此浮接电极可与第一绝缘结构下的第二阱区或半导体基底产生电容耦合，且最接近栅极的浮接电极可与栅极产生电容耦合。如此，漏极与栅极之间的电压差可分散于浮接电极之间，进而提升LDMOS晶体管的击穿电压。附图说明图1至图6为本专利技术第一实施例的LDMOS晶体管的制作方法示意图；图7与图8为本专利技术第二实施例的LDMOS晶体管的制作方法示意图；图9与图10为本专利技术第三实施例的LDMOS晶体管的制作方法示意图；图11至图13为本专利技术第四实施例的LDMOS晶体管的制作方法示意图；图14与图15为本专利技术第五实施例的LDMOS晶体管的制作方法示意图；图16为本专利技术第六实施例的LDMOS晶体管的剖面示意图。主要元件符号说明10、50、60、70、80、90横向扩散金属氧化物半导体晶体管12半导体基底12a第一沟槽14第一阱区16第一绝缘结构16a第二沟槽18第一掺杂区20第二阱区22介电层22a栅极介电层24第二绝缘结构26导电层26a、26a’栅极261a分支部26b第一浮接电极26c第二浮接电极28、28’、28”、28”’光致抗蚀剂图案28a、28a’第一光致抗蚀剂区块28b第二光致抗蚀剂区块28c第三光致抗蚀剂区块32、32’间隙壁32a第一间隙壁32b第二间隙壁32c、32c’第三间隙壁32d、32d’第四间隙壁34绝缘区块36、36’栅极结构38第二掺杂区40接触掺杂区42层间介电层44衬垫层D深度G1第一间距G2第二间距G3第三间距H高度W宽度具体实施方式请参考图1至图6，图1至图6绘示了本专利技术第一实施例的横向扩散金属氧化物半导体(laterallydiffusedmetal-oxide-semiconductor，LDMOS)晶体管的制作方法示意图，其中图2为沿着图1的剖面线A-A’的剖面示意图，且图6绘示本专利技术第一实施例的LDMOS晶体管的剖面示意图。如图1与图2所示，首先，提供一半导体基底12、一第一阱区14、一第一绝缘结构16以及一第一掺杂区18。在本实施例中本文档来自技高网...

【技术保护点】
一种横向扩散金属氧化物半导体晶体管，包括：半导体基底，具有一第一导电类型；绝缘结构，设置于该半导体基底中；阱区，设置于该绝缘结构的一第一侧的该半导体基底中，其中该阱区具有与该第一导电类型互补的一第二导电类型；第一掺杂区，设置于该绝缘结构相对于该第一侧的一第二侧的该半导体基底中，其中该第一掺杂区具有该第一导电类型；第二掺杂区，设置于该阱区中，其中该第二掺杂区具有该第一导电类型；栅极结构，设置于该阱区与该绝缘结构之间的该半导体基底上；以及多个第一浮接电极，嵌入该绝缘结构中并从该第一侧排列至该第二侧，其中最接近该阱区的一该第一浮接电极从该绝缘结构的一上表面突出，且该多个第一浮接电极与该栅极结构分离。

【技术特征摘要】
1.一种横向扩散金属氧化物半导体晶体管，包括：半导体基底，具有一第一导电类型；绝缘结构，设置于该半导体基底中；阱区，设置于该绝缘结构的一第一侧的该半导体基底中，其中该阱区具有与该第一导电类型互补的一第二导电类型；第一掺杂区，设置于该绝缘结构相对于该第一侧的一第二侧的该半导体基底中，其中该第一掺杂区具有该第一导电类型；第二掺杂区，设置于该阱区中，其中该第二掺杂区具有该第一导电类型；栅极结构，设置于该阱区与该绝缘结构之间的该半导体基底上；以及多个第一浮接电极，嵌入该绝缘结构中并从该第一侧排列至该第二侧，其中最接近该阱区的一该第一浮接电极从该绝缘结构的一上表面突出，且该多个第一浮接电极与该栅极结构分离。2.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其中最接近该阱区的该第一浮接电极与该绝缘结构面对该阱区的一第一侧壁之间具有一第一间距，且该第一间距小于该绝缘结构的该第一侧壁与面对该第一掺杂区的一第二侧壁之间的宽度的二分之一。3.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其中至少另一该第一浮接电极从该绝缘结构的该上表面突出。4.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其中各该第一浮接电极的底面与该绝缘结构下的该半导体基底之间具有一第二间距。5.如权利要求4所述的横向扩散金属氧化物半导体晶体管，其中该多个第二间距的其中至少两者彼此不相同。6.如权利要求4所述的横向扩散金属氧化物半导体晶体管，其中各该第二间距介于50埃至100埃之间。7.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其中至少另两该多个第一浮接电极的高度彼此不相同。8.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其中任两相邻的该多个第一浮接电极之间具有一第三间距，且该多个第三间距彼此相同。9.如权利要求1所述的横向扩散金属氧化物半导体晶体管，还包括至少一第二浮接电极，设置于该多个第一浮接电极与该栅极结构之间的该绝缘结构上。10.如权利要求1所述的横向扩散金属氧化物半导体晶体管，还包括一衬垫层，设置于该绝缘结构与该半导体基底之间，其中该多个第一浮接电极的底面分别与该衬垫层相接触。11.一种横向扩散金属氧化物半导体晶体管的制造方法，包括：提供一半导体基底、一阱区、一绝缘结构以及一第一掺杂区，其中该半导体基底具有一第一导电类型，该绝缘结构设置于该半导体基底中，该阱区具有一第二导电类型并设置于该绝缘结构的一第一侧的该半导体基底中，且该第一掺杂区具有该第一导电类型并设置于该绝缘结构相对于该第一侧的一第二侧的该半导体基底中；在该绝缘结构中形成多个沟槽；在该半导体基底与该绝缘结构上覆盖一导电层，且该导电层填满该多个沟槽；在该导电层上形成一光致抗蚀剂图案，该光致抗蚀剂图案包括一第一光致抗蚀剂区块与至少一第二光致抗蚀剂区块，其中该第一光致抗蚀剂区块与位于该阱区与该绝缘结构之间的该半导体基底重叠，且该第二光致抗蚀剂区块覆盖最接近该阱区的一该沟槽；利用该光致抗蚀剂图案作为一掩模，进行一蚀刻制作工艺，以于该第一光致抗蚀剂区块下形成一栅极，且分别于各该沟槽中形成一第一浮接电极，其中最接近该阱区的一该第一浮接电极对应该第二光致抗蚀剂区块设置，并从该绝缘结构的一上表面突出；以及移除该光致抗蚀剂图案。12.如权利要求11所述的横向扩散金属氧化物半导体晶体管的制造方法，还包括于该阱区中形成一第二掺杂区，其中该第二掺杂区具有该第一导电类型。13.如权利要求11所述的横向扩散金属氧化物半导体晶体管的制造方法，其中该光致抗蚀剂图案还包括至少一第三光致抗蚀剂区块，且该第三光致抗蚀剂区块设置于该第一光致抗蚀剂区块与该第二光致抗蚀剂区块之间，且进行该蚀刻制作工艺的步骤还包括于该多个第一...

【专利技术属性】
技术研发人员：萧世楹，洪佳民，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71