一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，半导体衬底上形成有第一保护层和位于第一保护层的第一开口部分中的金属垫层；在第一保护层和金属垫层上形成第二保护层；在第二保护层中形成暴露金属垫层的第二开口部分，使得第二保护层的一部分覆盖金属垫层的边缘部分；在金属垫层和第二保护层上形成凸块下金属化结构，凸块下金属化结构与金属垫层电性连接；以及在凸块下金属化结构上形成焊料凸块。根据本发明专利技术的方法，在制造第二保护层时，缩小其开口部分的尺寸，使得第二保护层与金属垫层相接触。第二保护层可以分散由于凸块金属与UBM金属的膨胀所造成的应力，避免前段工艺形成的介电层的断裂。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
现代集成电路由数百万的有源和/或无源器件(例如晶体管、二极管、电阻、电容和电感等)组成。这些器件最初相互隔离，随后互连在一起以形成功能性电路。在互连结构的顶部上，金属接合垫形成在各自的芯片的表面上并且露出来。可以经由金属接合垫将芯片电性连接至封装衬底或另一个晶粒。在典型的凸块形成工艺中，首先在互连结构的金属接合垫上形成凸块下金属化(UBM)层，之后形成焊料凸块。图1示出了现有技术中形成有焊料凸块的半导体器件的剖面示意图。在经过半导体前段工艺之后，在晶圆上形成了许多芯片。在单个芯片中，包括以下结构。首先包括半导体衬底101，在半导体衬底101表面形成有第一保护层102，该第一保护层(例如钝化层)102中间的开口部分中形成有金属垫层103。之后可以在该芯片上形成焊料凸块，包括以下过程。在第一保护层102上方形成第二保护层(即再涂布保护层)104。在金属垫层103和第二保护层104上方形成UBM结构105，其示意性地示出为包括第一金属层105a和第二金属层105b。最后，在UBM结构105上形成焊料凸块106。在现有技术中，该第二保护层104的开口部分直接对应于下方芯片的开口部分的大小，也就是说，如图1所示，第二保护层104将仅与第一保护层102接触而不与金属垫层103接触。由于凸块金属与UBM金属在高温的时候<br>膨胀系数不同，因此会产生下应力，如图1中的箭头所示。下应力会压迫芯片中的介电层，并且由于该应力无法分散而造成介电层断裂，进而造成电性测试失败。
技术实现思路
针对现有技术的不足，本专利技术提供了一种半导体器件的制造方法。所述方法包括：提供半导体衬底，所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层；在所述第一保护层和所述金属垫层上形成第二保护层；在所述第二保护层中形成暴露所述金属垫层的第二开口部分，使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分；在所述金属垫层和所述第二保护层上形成UBM结构，所述UBM结构与所述金属垫层电性连接；以及在所述UBM结构上形成焊料凸块。可选地，所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。可选地，所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。可选地，所述UBM结构包括单层或多层导电材料，所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。根据本专利技术的另一方面，提供了一种半导体器件。所述半导体器件包括：半导体衬底，所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层；在所述第一保护层和所述金属垫层上形成的第二保护层，所述第二保护层具有暴露所述金属垫层的第二开口部分，使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分；在所述金属垫层和所述第二保护层上形成的UBM结构，所述UBM结构与所述金属垫层电性连接；以及在所述UBM结构上形成的焊料凸块。可选地，所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。可选地，所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。可选地，所述UBM结构包括单层或多层导电材料，所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。根据本专利技术的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。根据本专利技术提供的方法，在制造第二保护层时，缩小其开口部分的尺寸，使得第二保护层与金属垫层相接触。由于第二保护层具有弹性，因此其可以分散由于凸块金属与UBM金属的膨胀所造成的应力，避免前段工艺形成的介电层的断裂，进而可以提高半导体器件的可靠性及良率。为了使本专利技术的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中：图1示出了现有技术中形成有焊料凸块的半导体器件的剖面示意图；图2a-2e示出根据本专利技术一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及图3示出根据本专利技术实施例的半导体器件的制造方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的半导体器件的制造方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。实施例一下面，参照图2a-2e以及图3来描述本专利技术提出的半导体器件的制造方法的详细步骤。图2a-2e示出根据本专利技术一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图。首先，参考图2a，提供半导体衬底201，所述半导体衬底201上形成有第一保护层202和位于所述第一保护层202的第一开口部分203中的金属垫层204。所述半导体衬底201的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在所述半导体衬底201的表面形成有各种集成电路器件(未示出)，诸如晶体管(例如金属氧化物半导体场效应晶体管(MOSFET)、互补型金属氧化物半本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层；在所述第一保护层和所述金属垫层上形成第二保护层；在所述第二保护层中形成暴露所述金属垫层的第二开口部分，使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分；在所述金属垫层和所述第二保护层上形成凸块下金属化结构，所述凸块下金属化结构与所述金属垫层电性连接；以及在所述凸块下金属化结构上形成焊料凸块。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有第一保护层和位于所述第一
保护层的第一开口部分中的金属垫层；
在所述第一保护层和所述金属垫层上形成第二保护层；
在所述第二保护层中形成暴露所述金属垫层的第二开口部分，使得所述
第二保护层的一部分覆盖所述金属垫层的边缘部分；
在所述金属垫层和所述第二保护层上形成凸块下金属化结构，所述凸块
下金属化结构与所述金属垫层电性连接；以及
在所述凸块下金属化结构上形成焊料凸块。
2.根据权利要求1所述的方法，其特征在于，所述第二保护层的材料为
聚酰亚胺或聚苯并恶唑。
3.根据权利要求1所述的方法，其特征在于，所述第二开口部分在与所
述半导体衬底的表面平行的面上呈圆形。
4.根据权利要求1所述的方法，其特征在于，所述凸块下金属化结构包
括单层或多层导电材料，所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、
Cu、Sn、Ni、Au、Ag。
5.一种半导体器件，包括：
半导体衬底...

【专利技术属性】
技术研发人员：陈汉义，佟大明，何智清，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31