隧穿场效应晶体管以及制造此类晶体管的方法技术

本申请涉及隧穿场效应晶体管以及制造此类晶体管的方法。一种形成TFET装置的示例方法，包括：形成沿该装置的漏区、栅区以及源区的全长延伸的第一半导体材料；掩蔽该漏区但暴露该栅区的至少部分并暴露该源区，在该栅区上方以及该源区上方形成第二半导体材料，在该第二半导体材料上方及该栅区上方以及该源区上方形成第三半导体材料，使用与该第一半导体材料中的掺杂物材料类型相反的掺杂物材料掺杂该第三半导体材料，掩蔽该漏区，以及在该暴露栅区的至少部分上方形成栅极结构。

【技术实现步骤摘要】

本揭露通常涉及场效应晶体管(FET)半导体装置的制造，尤其涉及隧穿场效应晶体管(tunnelingfieldeffecttransistor；TFET)以及制造此类晶体管的各种方法。
技术介绍
制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路；applicationspecificintegratedcircuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件。所谓的金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件，其大体上确定集成电路的性能。可以各种不同的配置来制造场效应晶体管，例如平面装置、3D装置例如FinFET、纳米线装置等。无论晶体管装置的配置如何，场效应晶体管通常都包括源区、漏区、位于该源区与该漏区之间的沟道区，以及位于该沟道区上方或围绕该沟道区的栅极电极。通过设置施加于该栅极电极的电压来控制流过该场效应晶体管的驱动电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在该源区与该漏区之间流动。平面场效应晶体管通常形成于具有平坦上表面的主动区中及上方。与平面场效应晶体管相比，所谓的3D装置，例如示例FinFET装置，为三维结构。图1A显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的透视图，参考该图以在很高层面解释FinFET装置的一些基本特征。在这个例子中，FinFET装置10包括定义三个示例鳍片16的多个沟槽14、栅极结构18、侧间隙壁20以及栅极覆盖层22。鳍片16具有三维配置：高度H、宽度W以及轴向长度L。鳍片16的轴向长度L与装置10操作时在装置10中的电流行进的方向对应。由栅极结构18覆盖的鳍片16的部分是FinFET装置10的沟道区。栅极结构18通常由例如高k绝缘材料(k值为10或更大)或二氧化硅层的栅极绝缘材料层以及充当装置10的栅极电极的一个或多个导电材料层(例如金属、金属合金、金属堆叠和/或多晶硅)组成。所谓的隧穿场效应晶体管(tunnelingfieldeffecttransistor；TFET)正被研究用于制造当前及新一代集成电路产品。与传统的平面及3D晶体管装置相比，TFET往往呈现较快的开关速度，但它们的主要问题在于产生足够高的导通电流(Ion)。图1B显示示例点隧穿场效应晶体管10P的示意图。如图所示，装置10P由P掺杂源区12、N掺杂漏区14以及沟道或本征区16组成。沟道区16通常不掺杂。图中还显示栅极绝缘层18以及栅极电极20。对于如装置10P的点隧穿装置，栅极电极20通常延伸于源区12上的距离22可在约0至1纳米的范围内。一般来说，如上所述，必须在装置10P的栅极电极20上施加适当的控制电压来形成导电沟道，电流可通过该导电沟道自源区12流至漏区14。在理想情况下，将场效应晶体管从关闭状态转换为导通状态，将在该装置的整个沟道长度中瞬间同时发生。不过，在实际装置中，此类导电沟道区不会瞬间形成。相反，当在栅极电极上施加电压时，该导电沟道在有限时间段内形成，尽管是很小的时间段。仅在一段时间以后，该装置的完全导通电流才流过该装置的沟道区。因此，图1B显示处于电流24刚开始在沟道区16中流动的时间点的装置10P。更具体地说，图1B中显示三条示意电流线24A至24C。电流24开始于电流24A，接着为24B，接着为24C等等。这个过程持续至装置10P完全导通，且最大驱动电流24通过该沟道区流至漏极14。图1C显示具有不同架构的另一种形式TFET装置—所谓的线隧穿场效应晶体管10L的示意图。除了栅极电极20位于P掺杂源区12上的距离26可在约5至15纳米的范围以外，线隧穿场效应晶体管10L具有与装置10P相同的基本配置。在线隧穿场效应晶体管10L中，尽管仍有点隧穿电流24贡献，但主要有线隧穿电流28，线隧穿电流28在源区中大体上垂直朝向栅极电极20隧穿并接着流向沟道。图1D显示示例全硅TFET装置的模拟结果图。更具体地说，水平轴是栅极与源极之间的电压(Vgs)，而垂直轴是流过沟道区的电流(Ids)。如上所述，实际晶体管装置的导电沟道区要花一些时间才能完全形成，从而使装置完全导通。装置设计人员使用术语-亚阈值电压斜率或摆幅(SS)-来说明需要多长时间在场效应晶体管中形成导电沟道区。一般来说，沟道区形成越快越好，因为这表示较快的开关时间。图1D显示上述两个示例TFET装置10P、10L的亚阈值电压斜率的模拟结果(其中，EOT＝0.8nm；Ns＝1020cm-3；WF＝4.05eV；以及Vds＝1V)。一般来说，与点隧穿装置10P相比，线隧穿装置10L呈现较好的开关时间以及较陡的SS斜率。图1E显示另一种形式的场效应晶体管—垂直取向的N型纳米线TFET装置30。一般来说，装置30包括P掺杂源区34、N掺杂漏区32以及沟道或本征区36。沟道区36通常不掺杂。图中还显示栅极绝缘层38以及栅极电极40。对于如装置10P的纳米线装置，栅极电极40围绕沟道区36设置。在一些此类装置中，栅极电极40经尺寸设定而以相当量延伸于源区34上方，从而引入线隧穿电流，如上面关于装置10L所述。需要一种与上述线隧穿TFET所呈现的SS特性相比可呈现较好SS特性的TFET装置，以及一种预期会产生可接受的驱动电流水平的TFET装置。而且，需要这样一种TFET装置，其可在通过使用批量生产技术制造集成电路产品的生产环境中制造。
技术实现思路
下面提供本专利技术的简要总结，以提供本专利技术的一些态样的基本理解。本
技术实现思路
并非详尽概述本专利技术。其并非意图识别本专利技术的关键或重要元件或划定本专利技术的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。一般来说，本揭露涉及具有独特架构的隧穿场效应晶体管(TFET)以及制造此类晶体管的各种方法。这里所揭示的一种示例方法包括：除其它以外，在半导体衬底上方形成第一半导体材料，使用第一类型掺杂物材料掺杂该第一半导体材料，该第一半导体材料沿该装置的漏区、栅区以及源区的全长延伸，形成第一掩膜层，其掩蔽该漏区但暴露该栅区的至少部分并暴露该源区，以及在该第一掩膜层就位的情况下，在该栅区的至少部分上方本文档来自技高网...

【技术保护点】
一种形成包括漏区、源区、栅区以及栅极结构的隧穿场效应晶体管装置的方法，该方法包括：在半导体衬底上方形成第一半导体材料，使用第一类型掺杂物材料掺杂该第一半导体材料，该第一半导体材料沿该漏区、该栅区以及该源区的全长延伸；形成第一掩膜层，其掩蔽该漏区但暴露该栅区的至少部分并暴露该源区；在该第一掩膜层就位的情况下，在该栅区的至少部分上方以及该源区上方形成第二半导体材料；在该第一掩膜层就位的情况下，在该第二半导体材料上方及该栅区的至少部分上方以及该源区上方形成第三半导体材料，使用与该第一类型掺杂物材料相反的第二类型掺杂物材料掺杂该第三半导体材料；在该第一掩膜层就位的情况下，形成第二掩膜层，其掩蔽该漏区但暴露该栅区的至少部分；以及在该暴露栅区的至少部分上方形成栅极结构。

【技术特征摘要】
2014.10.01 US 14/503,5871.一种形成包括漏区、源区、栅区以及栅极结构的隧穿场效应晶
体管装置的方法，该方法包括：
在半导体衬底上方形成第一半导体材料，使用第一类型掺杂物材
料掺杂该第一半导体材料，该第一半导体材料沿该漏区、该栅区以及
该源区的全长延伸；
形成第一掩膜层，其掩蔽该漏区但暴露该栅区的至少部分并暴露
该源区；
在该第一掩膜层就位的情况下，在该栅区的至少部分上方以及该
源区上方形成第二半导体材料；
在该第一掩膜层就位的情况下，在该第二半导体材料上方及该栅
区的至少部分上方以及该源区上方形成第三半导体材料，使用与该第
一类型掺杂物材料相反的第二类型掺杂物材料掺杂该第三半导体材
料；
在该第一掩膜层就位的情况下，形成第二掩膜层，其掩蔽该漏区
但暴露该栅区的至少部分；以及
在该暴露栅区的至少部分上方形成栅极结构。
2.如权利要求1所述的方法，其中，该第一半导体材料、该第二
半导体材料以及该第三半导体材料各自由III-V族化合物半导体材料
或IV族材料组成。
3.如权利要求2所述的方法，其中，该第一半导体材料、该第二
半导体材料以及该第三半导体材料各自由不同的半导体材料制成。
4.如权利要求1所述的方法，其中，形成该第一半导体材料、形
成该第二半导体材料以及形成该第三半导体材料包括执行三个独立的
外延沉积制程。
5.如权利要求1所述的方法，其中，形成该第二半导体材料包括

\t形成该第二半导体材料以使其沿与该装置的沟道长度方向对应的方向
大体上延伸于该整个栅区上。
6.如权利要求1所述的方法，其中，该第一半导体材料为该漏区
的部分，该第二半导体材料定义沟道区，以及该第三半导体材料为该
源区的部分。
7.如权利要求1所述的方法，其中，形成该第二半导体材料包括
在不掺杂情况下形成该第二半导体材料。
8.如权利要求1所述的方法，其中，形成该栅极结构包括形成替
代栅极结构。
9.如权利要求1所述的方法，其中，在形成该第二掩膜层之前，
该方法包括执行外延沉积制程，以在位于该装置的该源区中的该第三
半导体材料上形成额外半导体材料。
10.如权利要求1所述的方法，其中，该第一半导体材料定义本体，
该本体具有大体上垂直于该衬底的上表面的轴，该本体具有两个侧表
面以及上表面。
11.如权利要求10所述的方法，其中，形成该栅极结构包括形成
围绕该本体的该上表面以及该本体的该两个侧表面的至少部分设置的
栅极结构。
12.如权利要求1所述的方法，其中，形成该第三半导体材料包括
形成该第三半导体材料以使其所具有的该第二掺杂物材料的掺杂物浓
度落入5×1018至8×1019离子/cm3的范围内，以及其中，形成该第一
半导体材料包括形成该第一半导体材料以使其所具有的该第一掺杂物
材料的掺杂物浓度落入5×1019至1×1021离子/cm3的范围内。
13.一种形成包括漏区、源区、栅区以及栅极结构的隧穿场效应晶
体管装置的方法，该方法包括：
在半导体衬底中形成鳍片；
移除该鳍片的至少部分，以定义鳍片开口，该鳍片开口至少部分
由与该鳍片相邻的绝缘材料界定；
在该鳍片开口内形成能带偏移缓冲半导体材料；
在该鳍片开口内的该能带偏移缓冲半导体材料上形成第一半导体
材料，使用第一类型掺杂物材料掺杂该第一半导体材料，该第一半导
体材料沿该漏区、该栅区以及该源区的全长延伸；
形成第一掩膜层，其掩蔽该漏区但暴露该栅区的至少部分并暴露
该源区；
在该第一掩膜层就位的情况下，在该第一半导体材料上及该栅区
的至少部分上方以及该源区上方形成第二半导体材料；
在该第一掩膜层就位的情况下，在该第二半导体材料上及该栅区
的...

【专利技术属性】
技术研发人员：B·J·帕弗拉克，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY