一种具有阱区掺杂的发光二极管外延生长方法技术

本发明专利技术公开一种具有阱区掺杂的发光二极管外延生长方法，提供衬底，在衬底上由下至上依次外延缓冲层、非故意掺杂层和第一型导电层；在第一型导电层上生长前量子垒；在前量子垒上接着外延V型量子阱；在V型量子阱上继续外延后量子垒；在后量子垒上外延量子阱；重复步骤二至步骤五多个周期，外延生长构成有源区；在有源区上接着由下至上依次外延电子阻挡层、第二型导电层和欧姆接触层。本发明专利技术可以减少整个有源区的阻值，降低工作电压，提高发光效率。

【技术实现步骤摘要】

本专利技术涉及发光二极管
，尤其是指一种具有阱区掺杂的发光二极管外延生长方法。
技术介绍
发光二极管具有低功耗、尺寸小和可靠性高等优点，作为主要的光源得到较快发展，近年来发光二极管的利用领域迅速扩展，随着LED行业竞争越来越激烈，提高发光二极管的亮度及降低成本成为其重要方向。现有技术中，采用多重量子阱（multiple quantum well，MQW）结构作为有源层的发光二极管，能获得较高的内量子效率。然而，多重量子阱有源层发光二极管的内量子效率有待进一步提高，如何获得更高的内量子效率也一直是发光二极管技术发展的一个热点方向。研究发现，提高发光二极管的有源区量子垒的电子阻挡效果也能有效地增加内量子效率。为了提高量子垒的电子阻挡效果，提高发光二极管的内量子效率，本案由此产生。
技术实现思路
本专利技术的目的在于提供一种具有阱区掺杂的发光二极管外延生长方法，以减少整个有源区的阻值，降低工作电压，提高发光效率。为达成上述目的，本专利技术的解决方案为：一种具有阱区掺杂的发光二极管外延生长方法，包括以下步骤：一，提供衬底，在衬底上由下至上依次外延缓冲层、非故意掺杂层和第一型导电层；二，把生长温度降至低于850℃，在第一型导电层上生长前量子垒；三，在前量子垒上接着外延V型量子阱，生长温度边生长边由800℃逐渐降至740℃至760℃，且掺杂量由0逐渐升高至1E+18；生长温度再由740℃至760℃升至800℃，边生长边升温，杂质掺杂量由1E+18逐渐降低至0；四，在V型量子阱上继续外延后量子垒；五，在后量子垒上外延量子阱；六，重复步骤二至步骤五多个周期，外延生长构成有源区；七，在有源区上接着由下至上依次外延电子阻挡层、第二型导电层和欧姆接触层。进一步，所述步骤二中生长温度降至800-850℃。进一步，V型量子阱为Si掺杂。进一步，前量子垒与后量子垒厚度相同，V型量子阱位于前量子垒与后量子垒的中间位置。进一步，V型量子阱的厚度小于1nm。进一步，V型量子阱的势垒高度呈现V字形状。进一步，V型量子阱的最低势垒高度变化趋势为势垒高度不变、势垒高度渐变且变低、势垒高度渐变且变高中的一种。进一步，V型量子阱的禁带宽度大于量子阱的禁带宽度。一种具有阱区掺杂的发光二极管，在衬底之上依次形成缓冲层、非故意掺杂GaN层、n-GaN层、有源区、电子阻挡层、p-GaN层和欧姆接触层；有源区由前量子垒、V型量子阱、后量子垒和量子阱依次周期堆叠组成，V型量子阱内掺杂。进一步，V型量子阱为n型掺杂，掺杂浓度≧1E+18。进一步，V型量子阱为Si掺杂。进一步，前量子垒与后量子垒厚度相同，V型量子阱位于前量子垒与后量子垒的中间位置。进一步，V型量子阱的厚度小于1nm。进一步，V型量子阱的势垒高度呈现V字形状。进一步，V型量子阱的最低势垒高度变化趋势为势垒高度不变、势垒高度渐变且变低、势垒高度渐变且变高中的一种。进一步，V型量子阱的禁带宽度大于量子阱的禁带宽度。采用上述方案后，本专利技术通过在量子垒的中间插入一层V型量子阱，即在前量子垒和后量子垒之间插入一层V型量子阱，在V型量子阱内掺杂，而量子垒不掺杂。采用量子垒中间插入V型量子阱，可提高量子垒的电子阻挡效果，减少有源区的电子泄漏，有效地增加有源区的复合效率。采用V型量子阱掺杂可有效减少整个有源区的阻值，降低工作电压，提高发光效率。且通过采用V型量子阱前后夹杂这两个无掺杂的量子垒，可避免外延时高温变化生长所带来的V型量子阱内的Si掺杂源扩散至量子阱形成非辐射复合中心，降低有源区的发光效率。附图说明图1是本专利技术的结构示意图。标号说明有源区10 前量子垒1V型量子阱2 后量子垒3量子阱4。具体实施方式以下结合附图及具体实施例对本专利技术做详细描述。参阅图1所示，本专利技术揭示的一种具有阱区掺杂的发光二极管，在衬底之上依次形成缓冲层、非故意掺杂GaN层、n-GaN层、有源区、电子阻挡层、p-GaN层和欧姆接触层。有源区10由前量子垒1、V型量子阱2、后量子垒3和量子阱4依次周期堆叠组成，V型量子阱2内掺杂。V型量子阱2为n型掺杂，掺杂浓度≧1E+18，采用高浓度掺杂可降低整个有源区10的阻值，在后续制作成芯片可有效降低发光二极管的工作电压。V型量子阱2优选为Si掺杂。前量子垒1和后量子垒3不掺杂。量子垒无杂质掺入的非掺材料层。一方面，采用量子垒无杂质掺入可避免生长量子垒时，杂质扩散至量子阱内形成非复合中心。另一方面，量子垒无杂质掺入可减小生长量子垒层的内应力，提高量子垒的晶体质量及其与量子阱的材料界面，使得内量子效率更好。采用量子垒中间插入V型量子阱2，可有效提高量子垒的电子阻挡效果，增加有源区的复合效率。采用量子垒不惨，可有效减少外延的高温生长所带来的掺杂源扩散至量子阱内形成非复合中心。采用V型量子阱掺杂可有效减少整个有源区的阻值，降低工作电压，提高发光效率。前量子垒1与后量子垒3厚度相同，V型量子阱2位于前量子垒1与后量子垒3的中间位置，构成垒/v型阱/垒的结构，采用V型量子阱2设置于垒层中间区域，最大程度保障极少有杂质能通过热运动扩散至量子阱内形成非复合中心。V型量子阱2的厚度小于1nm，V型量子阱2的厚度越薄，使得其与量子垒离应力的临界厚度越远，而且V型量子阱2与量子垒、量子阱能有效形成张压应力调应匹配，有利于整个有源区10的晶体质量的改善，但V型量子阱2的厚度如果偏薄太多，其通过与量子垒形成势垒高度差而对电子起到限制作用会减弱。V型量子阱2的势垒高度呈现V字形状，采用V字形的势垒形状有利于外延工艺生长的实现及有效减少生长时间。V型量子阱2的V字势垒底部的高度包括势垒高度不变、势垒高度渐变变低、势垒高度渐变变高。本专利技术还公开一种具有阱区掺杂的发光二极管外延生长方法，包括以下步骤：一，提供衬底，在衬底上由下至上依次外延缓冲层、非故意掺杂层和第一型导电层；二，把生长温度降至800℃，在第一型导电层上生长前量子垒1；三，在前量子垒1上接着外延V型量子阱2，生长温度边生长边由800℃逐渐降至740℃至760℃，且掺杂量由0逐渐升高至1E+18；生长温度再由740℃至760℃升至800℃，边生长边升温，杂质掺杂量由1E+18逐渐降低至0；四，在V型量子阱2上继续外延后量子垒3；五，在后量子垒3上外延量子阱4；六，重复步骤二至步骤五多个周期，外延生长构成有源区10；七，在有源区10上接着由下至上依次外延电子阻挡层、第二型导电层和欧姆接触层。以上所述仅为本专利技术的优选实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。本文档来自技高网...

【技术保护点】
一种具有阱区掺杂的发光二极管外延生长方法，其特征在于：包括以下步骤：一，提供衬底，在衬底上由下至上依次外延缓冲层、非故意掺杂层和第一型导电层；二，把生长温度降至低于850℃，在第一型导电层上生长前量子垒；三，在前量子垒上接着外延V型量子阱，生长温度边生长边由800℃逐渐降至740℃至760℃，且掺杂量由0逐渐升高至1E+18；生长温度再由740℃至760℃升至800℃，边生长边升温，杂质掺杂量由1E+18逐渐降低至0；四，在V型量子阱上继续外延后量子垒；五，在后量子垒上外延量子阱；六，重复步骤二至步骤五多个周期，外延生长构成有源区；七，在有源区上接着由下至上依次外延电子阻挡层、第二型导电层和欧姆接触层。

【技术特征摘要】
1.一种具有阱区掺杂的发光二极管外延生长方法，其特征在于：包括以下步骤：一，提供衬底，在衬底上由下至上依次外延缓冲层、非故意掺杂层和第一型导电层；二，把生长温度降至低于850℃，在第一型导电层上生长前量子垒；三，在前量子垒上接着外延V型量子阱，生长温度边生长边由800℃逐渐降至740℃至760℃，且掺杂量由0逐渐升高至1E+18；生长温度再由740℃至760℃升至800℃，边生长边升温，杂质掺杂量由1E+18逐渐降低至0；四，在V型量子阱上继续外延后量子垒；五，在后量子垒上外延量子阱；六，重复步骤二至步骤五多个周期，外延生长构成有源区；七，在有源区上接着由下至上依次外延电子阻挡层、第二型导电层和欧姆接触层。2.如权利要求1所述的一种具有阱区掺杂的发光二极管外延生长方法，其特征在于：所述步骤二中生长温度降至800-850℃。3.如权利...

【专利技术属性】
技术研发人员：林志伟，陈凯轩，张永，卓祥景，姜伟，汪洋，童吉楚，方天足，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：福建;35