高电子迁移率晶体管制作方法技术

一种高电子迁移率晶体管制作方法，包括步骤：在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料后，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽，并对浅凹栅槽底部表面进行低功率氟基等离子体处理；在低功率氟基等离子体处理后的基异质结材料整体表面沉积至少一层高介电常数栅极介质层，并在每次沉积高介电常数栅极介质层后进行低功率氟基等离子体处理；在沉积了至少一层高介电常数栅极介质层的基异质结材料表面沉积高介电常数栅极介质层后，淀积栅金属形成凹栅及第一场板；制作第二场板，制作源、漏欧姆接触引线及焊盘。本发明专利技术实施例的方案实现了常闭型高电子迁移率晶体管，大幅提升阈值电压，且保证了器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及微电子技术的半导体材料和制作领域，特别涉及一种。
技术介绍
氮化镓(GaN)是继以硅(Si)为主流的第一代半导体材料和以砷化镓(GaAs)或硅-锗(S1-Ge)为代表的第二代半导体材料之后，近年来快速发展的第三代宽禁带半导体材料的典型代表之一。氮化镓材料具有宽的直接带隙(3.4eV)、高的电子饱和漂移速度、高的击穿场强、抗腐蚀和耐辐射等优点，已被广泛应用于研制发光二极管。以铝镓氮/氮化镓(AlGaN/GaN)为代表的异质结构具有的独特极化特性使其在高性能高电子迁移率功率晶体管(HEMT)方面具有明显的优势。其异质界面的自发极化和压电极化电荷将诱导产生大量的二维电子气(2DEG)(大于1019/cm3)，以及高的电子迁移率(大于1000cm2V's ')。与硅功率器件相比，氮化镓功率器件的开关速度高两个数量级以上，功率密度大大提升，并可以在高温环境下工作。从应用市场来看，氮化镓器件将成为未来高压功率器件的主流。它将主要应用于高功率电子能量转换、风能和太阳能换流器、不间断电源等方面。再者，使用与硅衬底兼容的氮化镓外延片制作器件将同时具备大面积和低成本两个优点，因此，近年来，氮化镓高压功率器件用于1200V以上的电力电子产业市场份额逐渐扩大。一般而言，电力电子系统内的突波干扰可以用滤波器加以改善，降低其临界值至3.5V左右。目前，硅功率器件的常闭临界值以3.5V至4.0V为标准。目前，常闭型氮化镓功率器件的阈值电压一般在2.8V以下，在实现常闭型GaNHEMT的方法上，多采用超薄AlGaN层、凹栅等方式来实现正的阈值电压。超薄的AlGaN层会降低2DEG，增加阈值电压，但幅度有限。而对厚的AlGaN层作深度的凹栅刻蚀其界面离子散射会对器件的2DEG通道造成损伤，影响器件的电导通性能。
技术实现思路
基于此，本专利技术的目的在于提供一种，其可以提升器件的阈值电压，且器件的电导性及可靠性高。为达到上述目的，本专利技术实施例采用以下技术方案:—种，包括步骤:在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料后，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽，并对浅凹栅槽底部表面进行低功率氟基等离子体处理；在低功率氟基等离子体处理后的基异质结材料整体表面沉积至少一层高介电常数栅极介质层，并在每次沉积高介电常数栅极介质层后进行低功率氟基等离子体处理；在沉积了至少一层高介电常数栅极介质层的基异质结材料表面沉积高介电常数栅极介质层后，淀积栅金属形成凹栅及第一场板；制作第二场板，制作源、漏欧姆接触引线及焊盘。根据如上所述的本专利技术实施例的方案，通过将浅凹栅工艺与多层氟离子注入的栅介质层工艺相结合，能极大地耗尽栅下2DEG沟道中的电子浓度，实现常闭型高电子迁移率晶体管，大幅提升阈值电压，包含无氟离子注入顶层的多层栅介质层结构可以大大降低栅极漏电流。而且，由于采用的是浅凹栅工艺而非深凹栅或者全凹栅工艺，避免了凹栅过深而导致的界面散射增强。再者，由于采用低功率的氟基等离子体处理，对材料表面造成的损伤小。因此，在获得高的阈值电压的同时，能保证2DEG沟道中的电子的迁移率没有明显的降低，也保证了器件的电导性和可靠性。【附图说明】图1是本专利技术的实施例的流程示意图；图2是一个具体示例中的的流程示意图；图3(a)-图3(j)是一个具体示例中的工艺流程示意图；图4是一个示例中制作得到的AlGaN/GaN HEMT器件实物图；图5是模拟得到的AlGaN/GaN HEMT器件的转移特性图；图6是测量得到的AlGaN/GaN HEMT实作器件的转移特性图及栅极漏电流数据图，点数据是实测结果，线数据是仿真模拟预测结果。【具体实施方式】为使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步的详细说明。应当理解，此处所描述的【具体实施方式】仅仅用以解释本专利技术，并不限定本专利技术的保护范围。图1中示出了本专利技术的实施例的流程示意图，如图1所示，本实施例中的方法包括步骤。步骤S101:在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料后，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽，并对浅凹栅槽底部表面进行低功率氟基等离子体处理。其中，这里的基异质结材料可以选用任何一种基异质结材料，例如 AlGaN (InAIN (铟铝氮))/GaN 等。在一个具体示例中，上述在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料时，可以通过下述方式进行:在制作了源、漏欧姆接触电极的基异质结材料整体表面依次沉积第一半导体钝化层材料、第二半导体钝化层材料，第一半导体钝化层材料的厚度小于第二半导体钝化层材料的厚度。其中，这里的半导体钝化层材料可以任意选择，在其中一个示例中，这里的第一半导体钝化层材料可以选用Si3N4(氮化硅)，该第二半导体钝化层材料可以选用Si02 (二氧化石圭)。在另一个具体示例中，上述刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽时，可以通过下述方式进行:在基异质结材料外延片表面甩正胶；对甩正胶后的基异质结材料进行烘烤、图形曝光后，进行显影得到凹栅窗口 ；根据凹栅窗口刻蚀显影后的基异质结材料表面形成浅凹栅槽，刻蚀深度小于设定深度阈值。步骤S102:在低功率氟基等离子体处理后的基异质结材料整体表面沉积至少一层高介电常数栅极介质层，并在每次沉积高介电常数栅极介质层后进行低功率氟基等离子体处理。其中，这里的高介电常数栅极介质，可以选用任何一种材料，例如A1203(三氧化二铝)、Hf02(二氧化铪)等等，本专利技术实施例中对此不做限定。步骤S103:在沉积了至少一层高介电常数栅极介质层的基异质结材料表面沉积高介电常数栅极介质层后，淀积栅金属形成凹栅及第一场板，其中，这里的高介电常数栅极介质层和上述步骤S102中的各高介电常数栅极介质层的厚度可以相同也可以不相同；此夕卜，步骤S102中形成的高介电常数栅极介质层与步骤S103中形成的高介电常数栅极介质层的总层数可以基于实际需要做设定，考虑到层数低对提高器件阈值电压的效果比较小，而栅极介质层的厚度不宜过大，因此，在一个具体示例中，该总层数可以设置为四层，即步骤S102中形成三层。步骤S104:制作第二场板，制作源、漏欧姆接触引线及焊盘。在一个具体示例中，上述制作第二场板，制作源、漏欧姆电极接触引线及焊盘的方式可以包括:在形成了凹栅及第一场板的基异质结材料整体表面沉积半导体钝化层材料，制作第二场板；在制作了第二场板的基异质结材料整体表面沉积半导体钝化层材料，刻蚀源、漏欧姆电极接触上方的介质层，淀积金属形成源、漏引线及焊盘。如上所述的本专利技术实施例的方案，通过将浅凹栅工艺与多层氟离子注入的栅介质层工艺相结合，能极大地耗尽栅下2DEG沟道中的电子浓度，实现常闭型高电子迁移率晶体管，大幅提升阈值电压，包含无氟离子注入顶层的多层栅介质层结构可以大大降低栅极漏电流。而且，由于采用的是浅凹栅工艺而非深凹栅或者全凹栅工艺，避免了凹栅过深而导致的界面散射增强。再者，由于采用低功率的氟基等离子体处理，对凹栅周边区域造成的损伤小。因此，在获得高的阈值电压的同时，能保证2DEG沟道中的电子的迁移率没有明显的降低，也保证了器件的可靠性。其中，在一个实施例中，如本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管制作方法，其特征在于，包括步骤：在制作了源、漏欧姆接触电极的基异质结材料整体表面沉积半导体钝化层材料后，刻蚀形成刻蚀深度小于设定深度阈值的浅凹栅槽，并对浅凹栅槽底部表面进行低功率氟基等离子体处理；在低功率氟基等离子体处理后的基异质结材料整体表面沉积至少一层高介电常数栅极介质层，并在每次沉积高介电常数栅极介质层后进行低功率氟基等离子体处理；在沉积了至少一层高介电常数栅极介质层的基异质结材料表面沉积高介电常数栅极介质层后，淀积栅金属形成凹栅及第一场板；制作第二场板，制作源、漏欧姆接触引线及焊盘。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁永齐，伽内什·萨姆德拉，黄火林，
申请(专利权)人：苏州工业园区新国大研究院，新加坡国立大学，
类型：发明
国别省市：江苏;32