通过OPC修改布局设计以降低拐角圆化效应制造技术

本发明专利技术提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明专利技术还涉及通过OPC修改布局设计以降低拐角圆化效应。

【技术实现步骤摘要】
【专利说明】通过OPC修改布局设计以降低拐角圆化效应相关申请的交叉引用本申请是2014年4月1日提交的第14/231，809号美国专利申请的部分继续申请，第14/231，809号美国专利申请是于2011年11月17日提交的第13/299，152号美国专利申请的分案专利申请，两者的名称均为“用于金属栅极晶体管的N/P边界效应降低”，其全部内容通过引用结合于此。
本专利技术涉及通过0PC修改布局设计以降低拐角圆化效应。
技术介绍
半导体集成电路(1C)产业经历了快速发展。1C材料和设计中的技术进步产生了数代1C，其中每代1C都比上一代1C具有更小和更复杂的电路。然而，这些进步增加了加工和生产1C的复杂度，因此，为了实现这些进步，需要在1C加工和生产方面的类似发展。在集成电路发展过程中，功能密度(即，每芯片面积上互连器件的数量)大幅增加了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))降低了。为了提高1C的性能，近年来已使用金属栅极晶体管。然而，常规的金属栅极晶体管可能经受N/P边界效应。更详细地，当P型金属栅极晶体管毗连N-型金属栅极晶体管时，通过越过P-型和N-型金属栅极晶体管之间的边界的金属扩散可能发生污染。这种污染可能降低金属栅极晶体管的阈值电压(Vt)。再者，随着器件尺寸继续缩小，当前光刻技术中的限制可能加剧以上讨论的非期望的Vt漂移问题，从而进一步降低常规金属栅极晶体管的性能。因此，虽然制造金属栅极晶体管的现有方法对于其预期目的已经是大体上足够的，但是它们不是在各个方面都完全令人满意。
技术实现思路
本专利技术的一种广泛形式涉及一种制造半导体器件的方法。该方法包括:在衬底上方形成第一伪栅极和第二伪栅极；在第一和第二伪栅极的上方形成图案化的掩模，图案化的掩模暴露第一伪栅极的第一片段和第二伪栅极的第二片段，同时覆盖第一伪栅极的第三片段和第二伪栅极的第四片段，其中，以使得第一和第二片段具有显著不同的长度的方式形成掩模；分别由第一金属栅极和第二金属栅极替换第一片段和第二片段，第一和第二金属栅极包含第一类型的金属材料；分别由第三金属栅极和第四金属栅极替换第三片段和第四片段，第三和第四金属栅极包含不同于第一类型的第二类型的金属材料。在一些实施例中，第一和第二片段中的一个片段比另一个片段长；并且第一和第二片段中较长的一个片段与第一和第二片段中较短的一个片段的比值大于1:1但小于1.5:1。在一些实施例中，利用光学邻近修正(0PC)技术实施图案化的掩模的形成。在一些实施例中，第一和第二伪栅极均以第一方向延伸；并且图案化的掩模限定以不同于第一方向的第二方向延伸的拉长的轮廓。在一些实施例中，第一方向基本上垂直于第二方向；并且第一和第二片段限定在拉长的轮廓内。在一些实施例中，轮廓的端部在第一方向上比其余轮廓宽；并且轮廓的端部与第一和第二片段中的一个片段的边缘一致。在一些实施例中，第一和第二伪栅极均包含多晶娃材料。在一些实施例中，第一类型的金属材料包括P-型金属；并且第二类型的金属材料包括N-型金属。在一些实施例中，第一和第二金属栅极在有源区的上方形成；第一 N/P边界由第一和第三片段之间的界面形成；第二 N/P边界由第二和第四片段之间的界面形成；并且从有源区的边缘至第一 N/P边界的第一距离小于从有源区的边缘至第二 N/P边界的第二距离。本专利技术的另一广泛形式涉及一种制造半导体器件的方法。该方法包括:在衬底上方形成多个伪栅极，伪栅极沿着第一轴延伸；在伪栅极上方形成掩模层，掩模层限定沿着不同于第一轴的第二轴延伸的拉长开口，其中，开口暴露伪栅极的多个第一部分并且保护伪栅极的多个第二部分，其中，开口的尖端部分的宽度大于开口的非尖端部分的宽度，并且其中形成掩模层包括实施光学邻近修正(0PC)工艺；用多个第一金属栅极替换伪栅极的第一部分；以及用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部分。在一些实施例中，第二轴与第一轴大约正交；并且沿着第一轴测量尖端部分的宽度。在一些实施例中，0PC工艺包括使用衬线辅助部件或锤头辅助部件。在一些实施例中，第一金属栅极包含P-型功函数金属层；并且第二金属栅极包含N-型功函数金属层。在一些实施例中，第一金属栅极在P-型晶体管的有源区上方形成；通过相应的第一和第二金属栅极对形成多个N/P边界；并且最外N/P边界比其余N/P边界从有源区间隔开更远。在一些实施例中，开口的尖端部分的宽度与开口的非尖端部分的宽度的比值大于1:1但小于1.5:1。在一些实施例中，伪栅极均包含多晶硅栅电极。本专利技术的又一广泛形式涉及半导体器件。半导体器件包括:设置在衬底中的掺杂的有源区，该掺杂的有源区具有拉长的形状并且以第一方向延伸；设置在有源区上方的多个第一金属栅极，其中，第一金属栅极均以不同于第一方向的第二方向延伸，并且其中最外的第一金属栅极比其余第一金属栅极具有在第二方向上测量的更大的尺寸；以及设置在衬底上方但是不在掺杂的有源区的上方的多个第二金属栅极，其中，第二金属栅极包含与第一金属栅极不同的材料，以及其中第二金属栅极均以第二方向延伸并且与第一金属栅极形成多个相应的N/P边界。在一些实施例中，掺杂的有源区包括用于P-型晶体管的源极/漏极区；第一金属栅极均包括P-型功函数金属；并且第二金属栅极均包括N-型功函数金属。在一些实施例中，掺杂的有源区和最外N/P边界之间的距离超过掺杂的有源区和其他N/P边界之间的距离。在一些实施例中，第一方向大约垂直于第二方向。本专利技术也涉及一种制造半导体器件的方法。该方法包括:接收用于半导体器件的第一布局设计，其中，第一布局设计包括多条栅极线和与栅极线重叠的有源区，其中，有源区包括至少一个有角拐角，有角拐角邻近栅极线中的至少一条栅极线设置；通过光学邻近修正(0PC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角；以及基于第二布局设计制造半导体器件。本专利技术还涉及一种制造半导体器件的方法。该方法包括:接收用于半导体器件的第一布局设计，其中，第一布局设计包括第一掺杂区和具有不同于第一掺杂区的导电类型的第二掺杂区，其中，第二掺杂区中包括有源区，其中，第一掺杂区和第二掺杂区限定包括至少一个有角拐角的N/P边界；通过光学邻近修正(0PC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计具有N/P边界，N/P边界不含有角拐角；以及基于第二布局设计制造半导体器件。本专利技术还涉及一种制造半导体器件的方法。该方法包括:接收用于半导体器件的第一布局设计，其中，第一布局设计包括以第一方向延伸的多条拉长的栅极线，以不同于第一方向的第二方向延伸的多个拉长的鳍，以及覆盖部分栅极线和鳍的矩形窗口，矩形窗口具有四个拐角；通过光学邻近修正(0PC)工艺修改用于半导体器件的第一布局设计，从而产生包括修改的窗口的第二布局设计，修改的窗口包括四个向外突出的拐角；以及基于第二布局设计制造半导体器件。为了解决现有技术中的问题，本专利技术提供了一种制造半导体器件的方法，包括:接收用于半导体器件的第一布局设计，其中，所述第一布局设计包括多条栅极线和与所述栅极线重叠的有源区，并且其中，所述有源区包括至少一个有角拐角，所述本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：接收用于半导体器件的第一布局设计，其中，所述第一布局设计包括多条栅极线和与所述栅极线重叠的有源区，并且其中，所述有源区包括至少一个有角拐角，所述有角拐角邻近所述栅极线中的至少一条设置；通过光学邻近修正(OPC)工艺修改用于所述半导体器件的第一布局设计，从而产生第二布局设计，所述第二布局设计包括修改的有源区，所述修改的有源区具有向外突出的修改的拐角；以及基于所述第二布局设计制造所述半导体器件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：庄学理，郭正诚，蔡境哲，杨宝如，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71