本发明专利技术涉及一种功率晶体管，包括衬底以及形成于衬底上的有源区和终端区；终端区包括：形成于衬底上且由内向外依次设置的过渡场限环、场限环和截止环；以及分压保护结构；分压保护结构中的栅氧化层形成于各掺杂区表面；场氧化层、第一介质层和第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；场氧化层的厚度大于栅氧化层的厚度；多晶硅场板部分覆盖栅氧化层且部分覆盖场氧化层；第一介质层设置有第一接触孔，第一接触孔贯穿第一介质层连至多晶硅场板；金属场板部分覆盖第一介质层和第二介质层；金属场板与多晶硅场板通过第一接触孔连接。上述功率晶体管的击穿电压较高。本发明专利技术还涉及一种功率晶体管的制备方法。
【技术实现步骤摘要】
本专利技术涉及半导体制备
，特别是涉及一种功率晶体管，还涉及一种功率晶体管的制备方法。
技术介绍
高压功率晶体管例如VDMOS (Vertical Double-Diffus1n M0SFET〈Metal-0xide_Semiconductor Feld-Effect Transistor?，垂直双扩散金属-氧化物-半导体场效应晶体管)和IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的有源区边缘由于离子注入以及扩散时形成的圆柱结和球面结的电场集中效应，使得击穿电压降低较多。传统的功率晶体管多采用场限环与多晶场板结合、场限环与金属场板结合的技术。虽然这些技术可以使高压功率晶体管的常规性能参数达到要求，但是，采用常规的场限环与多晶硅场板(或者金属场板)的组合技术时，器件的高温漏电常常较大。高温反偏后，高压功率晶体管的高温漏电使器件长时间发热受到损伤，进而导致高压功率器件的常温击穿电压会降低几十伏或者几百伏。
技术实现思路
基于此，有必要提供一种击穿电压较高的功率晶体管。—种功率晶体管，包括第一导电类型的衬底以及形成于所述衬底上的有源区和终端区；所述终端区包围所述有源区，，所述终端区包括:形成于所述衬底上且由内向外依次设置的过渡场限环、场限环和截止环；所述过渡场限环和所述场限环均为第二导电类型的掺杂区；所述截止环为第一导电类型的掺杂区；以及分压保护结构；所述分压保护结构包括栅氧化层、场氧化层、第一介质层、第二介质层、多晶硅场板和金属场板；所述栅氧化层形成于各掺杂区表面；所述场氧化层、所述第一介质层和所述第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；所述场氧化层的厚度大于所述栅氧化层的厚度；所述多晶硅场板部分覆盖所述栅氧化层且部分覆盖所述场氧化层；所述第一介质层设置有第一接触孔，所述第一接触孔贯穿所述第一介质层连至所述多晶硅场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层；所述金属场板与所述多晶硅场板通过所述第一接触孔连接。在其中一个实施例中，所述栅氧化层的厚度为500埃?1200埃；所述场氧化层的厚度为10000埃?20000埃。在其中一个实施例中，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；所述分压保护结构还包括形成于所述第一介质层和所述第二介质层之间的隔离层；所述隔离层的表面由所述第二介质层完全覆盖。在其中一个实施例中，所述第一接触孔设置于所述多晶硅场板上远离位于所述多晶硅场板下方的掺杂区的一端。在其中一个实施例中，所述第一介质层形成于所述栅氧化层、所述场氧化层、所述多晶硅场板表面；所述第一介质层还设置有第二接触孔，所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区表面相连；所述第二接触孔用于实现各掺杂区与位于各掺杂区上方的金属场板之间的连接。还提供一种功率晶体管的制备方法。一种功率晶体管的制备方法，包括以下步骤:提供第一导电类型的衬底，并在所述衬底表面热氧化生长场氧化层；对所述场氧化层进行光刻和刻蚀并进行第二导电类型注入形成过渡场限环和场限环；所述过渡场限环和所述场限环为第二导电类型的掺杂区；进行有源区光刻和刻蚀；热氧化生长栅氧化层；所述栅氧化层的厚度小于所述场氧化层的厚度；淀积多晶硅层并对所述多晶硅层进行光刻和刻蚀，在有源区形成多晶硅栅极，在终端区形成部覆盖所述栅氧化层且部分覆盖所述场氧化层的多晶硅场板；分别进行有源区中的主结、有源区中的源区以及终端区中的截止环的制备；所述主结为具有第二导电类型的掺杂区；所述源区和所述截止环为具有第一导电类型的掺杂区；顺次淀积形成第一介质层、第二介质层；对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方；进行接触孔光刻和刻蚀形成第一接触孔；所述第一接触孔贯穿所述第一介质层且与所述多晶硅场板相连；溅射金属并进行金属光刻和刻蚀，在有源区形成金属电极，在终端区形成金属场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层，且通过所述第一接触孔与所述多晶硅场板连接。在其中一个实施例中，所述栅氧化层的厚度为500埃?1200埃；所述场氧化层的厚度为10000埃?20000埃。在其中一个实施例中，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；所述顺次淀积形成第一介质层、第二介质层的步骤中，还会在第一介质层和第二介质层之间淀积形成隔离层；所述对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方的步骤中，还会对所述隔离层进行光刻和刻蚀。在其中一个实施例中，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中，所述第一接触孔形成于所述多晶硅场板上远离位于所述多晶场板下方的掺杂区的一端。在其中一个实施例中，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中还会形成第二接触孔；所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区表面相连；所述溅射金属并进行金属光刻和刻蚀形成金属场板的步骤中，所述金属场板还通过所述第二接触孔与位于所述金属场板下方的掺杂区连接。上述，场氧化层、第一介质层以及第二介质层呈台阶分布，从而使得多晶硅场板和金属场板通过第一接触孔连接形成三台阶复合场板结构。形成的三台阶复合场板结构可以将终端区电场由半导体内部转移到场氧化层、第一介质层和第二介质层上，使得半导体体内电场减小，从而提高了功率晶体管器件的击穿电压。【附图说明】图1为一实施例中的功率晶体管的有源区和终端区的俯视示意图；图2为一实施例中的功率晶体管的终端区的剖面示意图；图3为图2中的功率晶体管中的终端区的分压保护结构的剖面示意图；图4为图2中的功率晶体管的终端区耐压的等效示意图；图5为图2中的功率晶体管的终端区的表面一维电势分布图；图6为图2中的功率晶体管的终端区的表面一维电场分布图；图7为图2中的功率晶体管的终端区的表面一维漏电曲线图；图8为图2中的功率晶体管的终端区的表面一维碰撞电离分布图；图9为一实施例中的功率晶体管的制备方法的流程图；图10?14为图9中的功率晶体管在制造过程中的剖面示意图。【具体实施方式】为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所引用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种功率晶体管，包括第一导电类型的衬底以及形成于所述衬底上的有源区和终端区；所述终端区包围所述有源区，其特征在于，所述终端区包括：形成于所述衬底上且由内向外依次设置的过渡场限环、场限环和截止环；所述过渡场限环和所述场限环均为第二导电类型的掺杂区；所述截止环为第一导电类型的掺杂区；以及分压保护结构；所述分压保护结构包括栅氧化层、场氧化层、第一介质层、第二介质层、多晶硅场板和金属场板；所述栅氧化层形成于各掺杂区表面；所述场氧化层、所述第一介质层和所述第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；所述场氧化层的厚度大于所述栅氧化层的厚度；所述多晶硅场板部分覆盖所述栅氧化层且部分覆盖所述场氧化层；所述第一介质层设置有第一接触孔，所述第一接触孔贯穿所述第一介质层连至所述多晶硅场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层；所述金属场板与所述多晶硅场板通过所述第一接触孔连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：李学会，
申请(专利权)人：深圳深爱半导体股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。