本发明专利技术属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明专利技术所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N-外延层，位于碳化硅N-外延层上部的Pbase区，Pbase区中碳化硅P+接触区和N+源区形成的源极，凹进Pbase区之间形成的JFET区中的凹槽多晶硅，凹进JFET区的多晶硅与半导体之间的二氧化硅介质，围绕在凹进JFET区二氧化硅介质周围的P+区。本发明专利技术通过在碳化硅VDMOS器件中引入凹槽栅，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
【技术实现步骤摘要】
本专利技术属于功率半导体技术，具体的说是涉及垂直双扩散金属氧化物半导体场效应晶体管(VDM0SFET)器件结构，尤其是一种高可靠性碳化硅VDMOS器件及其制作方法。
技术介绍
碳化娃(Silicon Carbide)材料凭借临界击穿电场高、热导率高、热载流子饱和漂移速度高、抗辐照能力强等特点，极大地扩展了功率器件的能量处理能力，满足下一代电力电子装备对功率器件更大功率、更小体积和更恶劣条件下工作的要求，正逐步应用于各种功率电子系统领域。与氮化镓(GaN)等宽禁带半导体材料相比，SiC材料可以通过热氧化直接生成二氧化硅(S12)，该优点使SiC成为制作大功率MOSFET器件的理想材料。然而，SiC/Si0d9界面电荷比Si/Si02大约高两个数量级，尤其是SiC-S12界面处靠近导带边缘的高界面态密度，会使MOSFET沟道电子迀移率非常低。此外，由于SiC相比于S12具有更高的介电常数，根据电位移矢量的连续性，栅介质二氧化硅中的电场是碳化硅中的2.5倍左右。对于碳化硅VDMOS器件，在器件临界击穿时，JFET区靠近栅氧的电场强度通常可以达到1.5-2MV/cm，因此，栅氧化层中的电场强度将很容易达到影响栅氧可靠性的最低电场，从而引起半导体材料和栅金属向栅介质注入电子，产生Fowler-Nordheim(FN)隧穿电流，导致介质时变击穿(time-dependent dielectric-breakdown，TDDB)，使碳化娃 VDMOS 器件面临非常严重的栅介质可靠性问题。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种高可靠性碳化硅VDMOS器件及其制作方法。为实现上述目的，本专利技术采用如下技术方案:—种碳化硅VDMOS器件，如图2所示，包括自下而上依次设置的金属漏电极11、N+衬底10和N外延层9 ;所述N外延层9上层一端具有第一 Pbase区7，其上层另一端具有第二 Pbase区71 ;所述第一 Pbase区7中具有相互独立的第一 N+源区6和第一 P +接触区5 ;所述第二 Pbase区71中具有相互独立的第二 N+源区61和第二 P +接触区51 ;所述第一N+源区6和第一 P +接触区5上表面具有第一金属源电极3 ;所述第二 N+源区61和第二 P +接触区51上表面具有第二金属源电极31 ;所述第一金属源电极3和第二金属源电极31之间具有栅极结构；所述栅极结构由栅氧化层4、位于栅氧化层4上表面的多晶硅栅2和位于多晶硅栅2上表面的栅电极I构成；所述第一 Pbase区7与第二 Pbase区71之间的N外延层9上层具有凹槽，所述凹槽与N外延层9之间具有P +区8，所述栅氧化层4位于凹槽中的部分与P+区8连接，所述多晶硅栅2填充在凹槽中；其中第一 Pbase区7和第二 Pbase区71、第一 N+源区6和第二 N +源区61、第一 P +接触区5和第二 P +接触区51、第一金属源电极3和第二金属源电极31均对称设置在第二 N外延层8中线两侧。—种碳化硅VDMOS器件的制造方法，其特征在于，包括以下步骤:第一步:采用外延工艺，在碳化硅N+衬底10上表面生成N外延层9 ;第二步:采用离子注入工艺，在N外延层9上层一端注入P型半导体杂质形成第一Pbase区7，在其上层另一端注入P型半导体杂质形成第二 Pbase区71 ；第三步；采用离子注入工艺，在第一 Pbase区7上层注入P型半导体杂质形成第一P+接触区5，在第二 Pbase区71上层注入P型半导体杂质形成第二 P +接触区51 ; 第四步:采用离子注入工艺，在第一 Pbase区7上层注入N型半导体杂质形成第一N+源区6，在第二 Pbase区71上层注入N型半导体杂质形成第二 N+源区61 ;所述第一 P +接触区5和第一 N+源区6相互独立，所述第二 P +接触区51和第二 N +源区61相互独立；第五步:采用离子注入工艺，在第一 Pbase区7和第二 Pbase区71之间的N外延层9上层注入P型半导体杂质生成P+区(8)，然后在P+区⑶中刻蚀出凹槽；第六步:在凹槽中的P+区(8)表面以及凹槽两侧的器件表面生长栅氧化层4，在栅氧化层4上表面淀积多晶硅，经刻蚀形成多晶硅栅2 ;第七步:在第一 N+源区6和第一 P +接触区5上表面生成第一金属源电极3 ;在第二N+源区61和第二 P +接触区51上表面生成第二金属源电极31 ;在多晶硅栅2上生成栅电极I。本专利技术的有益效果为，通过在碳化硅VDMOS器件中引入凹槽栅，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。【附图说明】图1是传统碳化硅VDMOS器件结构示意图；图2是本专利技术提供的碳化硅VDMOS器件结构示意图；图3是在碳化娃N+衬底上形成N碳化娃外延层示意图；图4是在第二碳化娃N外延层上通过离子注入形成两个Pbase区示意图；图5是在两个Pbase区中分别通过离子注入形成P+接触区与两个Pbase区间形成的JFET区中的P+区示意图；图6是在两个Pbase区中分别通过离子注入形成N+源区示意图；图7是在JFET区中的碳化硅P+区进行部分刻蚀形成凹槽示意图；图8是在半导体表面生长一层栅介质二氧化硅，并淀积多晶硅，刻蚀多晶硅形成栅极形状示意图；图9是在分别形成漏电极、栅电极和源电极示意图；图10是本专利技术提供的一种高可靠性碳化硅VDMOS器件结构与传统碳化硅VDMOS器件结构栅氧电场分布仿真比较图。【具体实施方式】下面结合附图，详细描述本专利技术的技术方案:本专利技术的一种碳化硅VDMOS器件，如图2所示，包括自下而上依次设置的金属漏电极11、N+衬底10和N外延层9 ;所述N外延层9上层一端具有第一 Pbase区7，其上层另一端具有第二 Pbase区71 ;所述第一 Pbase区7中具有相互独立的第一 N+源区6和第一 P +接触区5 ;所述第二 Pbase区71中具有相互独立的第二 N+源区61和第二 P +接触区51 ;所述第一 N+源区6和第一 P +接触区5上表面具有第一金属源电极3 ;所述第二 N +源区61和第二 P+接触区51上表面具有第二金属源电极31 ;所述第一金属源电极当前第1页1 2 本文档来自技高网...
【技术保护点】
一种碳化硅VDMOS器件，包括自下而上依次设置的金属漏电极(11)、N+衬底(10)和N‑外延层(9)；所述N‑外延层(9)上层一端具有第一Pbase区(7)，其上层另一端具有第二Pbase区(71)；所述第一Pbase区(7)中具有相互独立的第一N+源区(6)和第一P+接触区(5)；所述第二Pbase区(71)中具有相互独立的第二N+源区(61)和第二P+接触区(51)；所述第一N+源区(6)和第一P+接触区(5)上表面具有第一金属源电极(3)；所述第二N+源区(61)和第二P+接触区(51)上表面具有第二金属源电极(31)；所述第一金属源电极(3)和第二金属源电极(31)之间具有栅极结构；所述栅极结构由栅氧化层(4)、位于栅氧化层(4)上表面的多晶硅栅(2)和位于多晶硅栅(2)上表面的栅电极(1)构成；所述第一Pbase区(7)与第二Pbase区(71)之间的N‑外延层(9)上层具有凹槽，所述凹槽与N‑外延层(9)之间具有P+区(8)，所述栅氧化层(4)位于凹槽中的部分与P+区(8)连接，所述多晶硅栅(2)填充在凹槽中。
【技术特征摘要】
【专利技术属性】
技术研发人员：邓小川，萧寒，唐亚超，李妍月，梁坤元，甘志，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。