半导体器件和包括该半导体器件的集成装置制造方法及图纸

本实用新型专利技术提供一种半导体器件和包括该半导体器件的集成装置。所述半导体器件包括：衬底；位于所述衬底上的缓冲层；补偿区，其包括位于所述缓冲层上的p区和n区；以及位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质。所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
半导体器件和包括该半导体器件的集成装置
本技术涉及半导体器件和包括该半导体器件的集成装置，尤其涉及一种与MOS驱动器电路集成在一起的具有低栅极电荷(Qg)和改善的耐用性的超结器件和包括该超结器件的集成装置。
技术介绍
超结器件采用的想法是通过在该区域附近添加相反极性的电荷来补偿通态电流路径中低Rdsmi值所需的剩余电荷。一般用于垂直器件的结构采用垂直的η掺杂柱和P掺杂柱，通过沟槽刻蚀和再填充来形成所述η掺杂柱和P掺杂柱，或者通过多次外延布置来形成所述η掺杂柱和P掺杂柱。超结器件的发展通常至少必须权衡击穿电压、Rdsm1、雪崩耐量、整流行为和制造窗□。这些权衡主要受到对P柱和η柱以及补偿结构和基底材料之间的层的掺杂的所有几何维度定尺寸的限制。由于这是一个多维优化问题，因此找到非常符合应用要求的器件设计是困难且具有挑战性的。对于超结晶体管的快速开关来说，期望具有低栅极电荷。这降低了开关损耗、驱动损耗并有利于驱动器概念。例如，在驱动器之后用于将高峰值电流提供给开关晶体管的栅极的升压器可以被省略。由此，可以节省开发成本、板空间、在冷却方面花费的精力，还可以节省额外的器件。另一方面，通过减少超结晶体管的栅极电荷降低了晶体管的导通和截止的延迟时间。由于延迟时间减小了控制环路中的相位裕度，因此具有较低延迟时间的超结晶体管改善了控制环路的稳定性。很明显，少的栅极电荷对于超结晶体管是有益的。超结晶体管的栅极电荷受到栅源电容和栅漏电容的支配。由此，可以通过分别减小源极和栅极以及栅极和漏极之间的重叠区域来减少栅极电荷。这个目标可以通过最小化超结晶体管的栅电极的面积来实现。减小栅电极面积的主要缺点是由于栅电极的截面面积较小而引起栅极串联电阻增大。由此，超结晶体管的开关变得不均匀。例如，与超结晶体管的栅极连接相邻的芯片区域的一部分已经响应了栅极电压的变化，而远离栅极连接(栅极焊盘)的芯片区域的其他部分仍保持在其之前的状态。这种延迟的且不均匀的开关可能导致开关损耗增加并且可能导致不稳定的开关或者甚至导致振荡。减少的栅极电荷的另一方面是在开关损耗和驱动损耗降低时的增益不得不由明显较低的信噪比裕度(SNR)来补偿。低SNR意味着较小的噪声事件可能会导致MOSFET的意想不到的开关，从而导致故障或者甚至导致电路被破坏。需要一种能够通过同时提供小的栅电极面积和小的内部栅极分布电阻来实现超结晶体管的少栅极电荷的结构，该结构还应该克服因缺乏抗噪性而引起意想不到的操作的劣势/风险。
技术实现思路
本技术的目的在于解决以上一个或多个问题。为了实现所述目的，根据本技术的一个方面，提供一种半导体器件，其包括:衬底；位于所述衬底上的缓冲层；补偿区，其包括位于所述缓冲层上的P区和η区；以及位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质，其特征在于，所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。在一些实施例中，所述半导体器件还包括用于将栅电极电连接到外部的栅极焊盘，所述栅极焊盘的尺寸为< 200 ymX300 μ m。在一些实施例中，所述栅极电介质具有≤2 μ m的厚度。 在一些实施例中，所述栅极电介质具有< 50 nm的厚度。在一些实施例中，所述栅极电介质具有≤35 nm的厚度。在一些实施例中，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少25%的厚度。在一些实施例中，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少30%的厚度。在一些实施例中，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少1/3的厚度。在一些实施例中，所述缓冲层具有在所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的35%和45%之间的厚度。在一些实施例中，所述缓冲层具有比所述η区低的掺杂浓度。在一些实施例中，所述缓冲层具有朝向衬底增加的掺杂浓度。在一些实施例中，所述缓冲层包括所述衬底上的第一子层和第一子层上的第二子层，并且第二子层的掺杂高于第一子层的掺杂。在一些实施例中，所述缓冲层包括所述衬底上的第一部分和第一部分上的第二部分，并且第一部分具有朝向衬底增加的掺杂浓度。在一些实施例中，所述缓冲层的第一部分具有与所述补偿区的η区相同的掺杂浓度，并且所述第一部分的掺杂浓度是恒定的。在一些实施例中，另一 η区被注入在相邻晶体管单元的体区之间。在一些实施例中，所述半导体器件是超结器件。根据本技术的另一个方面，提供一种集成装置，其包括:如上所述的半导体器件中的任何一个；和与所述半导体器件集成在一起用于控制所述半导体器件的操作的控制器。在一些实施例中，所述集成装置还包括与所述半导体器件集成在一起的二极管。在一些实施例中，所述集成装置还包括与所述控制器集成在一起的另一半导体器件。在一些实施例中，所述控制器与所述半导体器件单片地、逐个芯片地或者以芯片上芯片的形式集成。【附图说明】本技术的这些和其它特征和优点将通过以下参考附图的详细描述而变得明显，在附图中:图1a-1c示意性地示出根据本技术的超结晶体管的三个非限制性实例的截面图。图2a_2b示意性地示出根据本技术的超结晶体管的两个实例的截面图和阻断操作中电场的可能的特性。图3a_3c示意性地示出根据本技术的集成装置的不同布置。【具体实施方式】现在将参考示出本技术的实施例的附图在下文中更全面地描述本技术的实施例。然而，本技术可以以许多不同的形式来具体实施并且不应该被解释为受限于本文所阐述的实施例。更确切地说，提供这些实施例是为了使该公开内容更彻底和完整，并且将向本领域技术人员全面地传达本技术的范围。遍及全文，相似的数字指代相似的元件。此外，附图中示出的各个层和区只是示意性的并且没有必要按比例绘制。因此本技术不限于附图中示出的相对大小、间距和对准。另外，正如本领域技术人员所认识的，本文提到的形成于衬底或其它层上的层可以指直接形成在衬底或其它层上的层，也可以指在衬底或其它层上形成的一个或多个居间层上的层。而且，术语“第一导电类型”和“第二导电类型”指的是相反的导电类型，例如N或P型，然而，这里所描述和示出的每个实施例也包括其互补实施例。在本文中所使用的术语仅仅为了描述特定实施例的目的并且不意图限制本技术。如本文所使用的那样，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文以其它方式明确指示。还将理解，当在本文使用术语“包括”和/或“包含”时，其指定所叙述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组群的存在或添加。除非以其它方式限定，本文所使用的所有术语(包括技术和科学术语)具有与如本技术所属领域的技术人员通常理解的含义相同的含义。还将理解本文所使用的术语应该被解释为具有与它们在该说明书的背景以及相关领域中的含义一致的含义，并且将不会以理想化或过分形式的方式解释，除非在本文中明确如此限定。附图通过在掺杂类型“η”或“p”旁边指示或“ + ”来说本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；位于所述衬底上的缓冲层；补偿区，其包括位于所述缓冲层上的p区和n区；以及位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质，其特征在于，所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。

【技术特征摘要】
1.一种半导体器件，包括: 衬底； 位于所述衬底上的缓冲层； 补偿区，其包括位于所述缓冲层上的P区和η区；以及 位于所述补偿区上的多个晶体管单元，所述多个晶体管单元的每一个包括源区、体区、栅电极、以及至少在栅电极和体区之间形成的栅极电介质， 其特征在于，所述栅电极具有等于或小于相邻晶体管单元之间的间距的三分之一的宽度。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括用于将栅电极电连接到外部的栅极焊盘，所述栅极焊盘的尺寸为≤200 UmX 300 μ m。3.根据权利要求1所述的半导体器件，其特征在于，所述栅极电介质具有<2 μπι的厚度。4.根据权利要求3所述的半导体器件，其特征在于，所述栅极电介质具有<50 nm的厚度。5.根据权利要求4所述的半导体器件，其特征在于，所述栅极电介质具有<35 nm的厚度。6.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少25%的厚度。7.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少30%的厚度。8.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有为所述晶体管单元的所述缓冲层、所述补偿区以及所述源区和体区的总体厚度的至少1/3的厚度。9.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层具有在所述晶体管单元的所述缓冲层、所述补偿区以...

【专利技术属性】
技术研发人员：F希尔勒，U瓦尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：新型
国别省市：奥地利;AT