包括N型和P型超晶格的电子装置制造方法及图纸

本文公开了一种超晶格和用于形成所述超晶格的方法。具体地讲，公开了一种所设计的形成超晶格的层状单晶结构。所述超晶格提供p型导电性或n型导电性，并且包括交替的基质层和杂质层，其中：所述基质层基本上由半导体材料组成；并且所述杂质层基本上由对应的施主材料或受主材料组成。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求2014年5月27日提交的且标题为“包括N型和P型超晶格的电子装置(ElectronicDevicesComprisingN-typeandP-typeSuperlattices)”的澳大利亚临时专利申请号2014902010和2014年5月27日提交的且标题为“N型和P型超晶格及其制造(N-typeandP-typeSuperlatticesandFabricationThereof)”的澳大利亚临时专利申请号2014902009的优先权，所述两个申请均以引用的方式以其全文并入本文。
本专利技术涉及半导体、电子装置及其制造。具体地讲，本专利技术涉及改变半导体的电性质和光学性质。
技术介绍
在半导体制造工艺中，半导体材料的电性质诸如传导类型可变化。通常，半导体可掺杂有施主杂质以使它们的导电性变为其中存在过量电子的n型或掺杂有受主杂质以使它们的导电性变为其中存在过量空穴的p型。当半导体的电子带隙EG显著大于三个电子伏特(即，EG≥3eV)时，半导体被视为宽带隙半导体。由III族金属氮化物材料诸如氮化铝(AlN)或氮化铝镓(AlxGa1–xN)形成的宽带隙半导体也因为它们的高成形温度而称为耐火材料。应当理解的是，术语III族金属指的是从元素周期表的硼族元素中选出的原子。特别感兴趣的是III族金属氮化物材料，其可能通常掺杂有施主杂质种类诸如IV族原子种类(例如，硅(Si))以使导电性变为n型。相反地，III族金属氮化物掺杂有受主杂质诸如II族原子种类(例如，镁(Mg))以使导电性变为p型。由III族金属氮化物材料形成的半导体用于制造电子装置诸如大功率晶体管和光学装置诸如发光二极管(LED)。在装置中使用III族金属氮化物材料的一个问题是在传统装置制造工艺中，很难在铝(Al)含量相对高的III族金属氮化物材料诸如AlxGa1–xN(其中x大于约0.5)中实现高水平的激活掺杂密度。进一步发现，在所有III族金属氮化物半导体中，尤其很难获得电子级水平的激活p型掺杂(NA≥1018cm-3)，这对于Al％较高的膜来说加剧。由AlxGa1–xN和AlyIn1–yN形成的Al％较高的膜，分别对于x≥0.6且y≥0.7的情况来说，晶体动量区中心附近(即，直接间隙的附近)的价带的能量排序经历了跃迁。这使得对于电子装置和光电装置来说，高水平的激活空穴的实现进一步复杂化。共沉积技术通常用于将所选择的掺杂剂杂质结合到块状AlxGa1–xN材料中。然而，这些技术往往不能达到预期的激活掺杂密度。在块状III族氮化物膜外延形成期间共沉积的掺杂剂杂质趋向于偏析到生长膜的表面或不容易结合到III族金属氮化物晶体结构的替代性金属晶格部位。因此，杂质掺杂剂并不很好地结合到基质III族金属氮化物材料中。据实验发现，为了在III族金属氮化物薄膜中实现充分的电激活掺杂剂浓度，需要在外延层形成期间加入相对高水平的杂质原子掺杂剂，以补偿所述杂质掺杂剂的不良结合，典型地超过溶解度极限。在同时实现以下目标的过程中还存在进一步的基本折中选择：(i)高度电激活的掺杂剂浓度；以及(ii)高品质的晶体结构膜。也就是说，在共沉积期间需要掺杂剂种类的高入射通量以将可用杂质原子的至少一部分(通常为1-10％)结合到生长III族金属氮化物膜中，这是以所得III族金属氮化物膜的结构质量降低的不利代价而实现的。对于宽带隙半导体中的常规杂质原子掺杂还具有另一个基本限制，且特别是对于III族金属氮化物半导体来说。即使在基质晶体内实现了III族金属部位的理想替代掺杂，施主或受主的激活能Eact(D,A)通常较大，并且因此在室温下，仅可用过剩载流子的一小部分在基质内激活。发光装置通常是基于相对载流子类型即电子和空穴在固定带隙半导体材料的给定空间区内的量子力学复合。光学带隙，其限定所述复合区，控制由电子和空穴的能量的转换而形成的光子发射光能。电子和空穴的供给由p型和n型储层提供，并且通常以PIN二极管的层状结构配置。PIN二极管包括p型层(空穴储层)、本征层和n型层(电子储层)。复合工艺基本上在本征区内发生并且一般形成为非故意掺杂(NID)的半导体。通过适当的电偏置，电子和空穴被同时注入到PIN二极管的本征层。应当理解的是，也可使用PN结二极管。此外，当III族金属氮化物材料用于常规地制造紫外线(UV)LED时，UVLED是使用所选择的III族金属氮化物的不同成分的多个层构造，从而形成所谓异质结构。在异质结构的UVPIN或PNLED中，较宽带隙的III族金属氮化物材料用于形成LED的p型区和n型区中的至少一者，并且较窄带隙的III族金属氮化物材料用于形成LED的有源复合区。需要较宽带隙区以便在所述装置的外部提供低吸收率耦合件。也就是说，光生光必须能够从LED的内部区逸出。异质结构UVLED的一个问题是，在任何III族金属氮化物异质结上，例如，在较宽带隙与较窄带隙之间的界面上，III族金属氮化物材料形成极大的内部极化场(诸如自发极化场和压电场)。这些内部极化场干扰了电荷载流子诸如电子和空穴在LED的有源区内的分布和传输，并且因此载流子复合由于极大的内部电极化场而显著减少，内部电极化场倾向于抑制电子和空穴的理想空间定位。实际上，内置的电极化场倾向于使电子波函数和空穴波函数在复合区中在空间上分离。也就是说，电子和空穴的电子空间概率分布(本领域技术人员称为量子力学波函数)并不对准并且因此所谓的重叠积分严重减弱，因而复合显著减少。因此，与其中不存在内部电极化场的等效情况相比，从LED发出的光量大幅减少。
技术实现思路
迫切需要克服传统III族金属氮化物发光装置的上述限制。需要新的方法来在Al含量高的III族金属氮化物半导体材料中提供所需传导类型，使得杂质激活水平较高(即，NA,D>1018cm-3))并且需要新的方法来增强UVLED的发光效率。本专利技术以一种形式，尽管不必是唯一的或实际上最广泛的形式，在于一种超晶格。具体地讲，所设计的层状单晶结构形成一种超晶格。所述超晶格提供p型导电性或n型导电性，并且包括交替的基质层和杂质层，其中：所述基质层基本上由半导体材料组成；并且所述杂质层基本上由对应的施主材料或受主材料组成。优选地，所述半导体材料为III族金属氮化物半导体材料。适当地，多个所述杂质层为基本上由施主材料组成的施主杂质层并且多个所述杂质层为基本上受主材料组成的受主杂质层。适当地，所述杂质层在施主杂质层与受主杂质层之间交替。本专利技术以另一种形式，尽管不必是最广泛的形式，在于一种电子装置，所述电子装置包括：n型超晶格，所述n型超晶格提供n型导电性；以及p型超晶格，所述p型超晶格提供p型导电性；所述n型超晶格包括交替的基质层和施主杂质层，其中：所述基质层基本上由III族金属氮化物半导体材料组成；并且所述施主杂质层基本上由对应的施主材料组成；所述p型超晶格包括交替的基质层和受主杂质层，其中：所述基质层基本上由所述III族金属氮化物半导体材料组成；并且所述受主杂质层基本上由对应的受主材料组成。优选地，所述电子装置为紫外线发光二极管或紫外线光检测器。适当地，所述n型超晶格和所述p型超晶格形成PN结。适当地，电子装置进一步在所述n型超晶格与所述p型超晶格之间包括本征区以形本文档来自技高网...

【技术保护点】
一种电子装置，包括：n型超晶格，所述n型超晶格提供n型导电性；以及p型超晶格，所述p型超晶格提供p型导电性；所述n型超晶格包括交替的基质层和施主杂质层，其中：所述基质层基本上由III族金属氮化物半导体材料组成；并且所述施主杂质层基本上由对应的施主材料组成；所述p型超晶格包括交替的基质层和受主杂质层，其中：所述基质层基本上由所述III族金属氮化物半导体材料组成；并且所述受主杂质层基本上由对应的受主材料组成。

【技术特征摘要】
【国外来华专利技术】2014.05.27 AU 2014902009;2014.05.27 AU 20149020101.一种电子装置，包括：n型超晶格，所述n型超晶格提供n型导电性；以及p型超晶格，所述p型超晶格提供p型导电性；所述n型超晶格包括交替的基质层和施主杂质层，其中：所述基质层基本上由III族金属氮化物半导体材料组成；并且所述施主杂质层基本上由对应的施主材料组成；所述p型超晶格包括交替的基质层和受主杂质层，其中：所述基质层基本上由所述III族金属氮化物半导体材料组成；并且所述受主杂质层基本上由对应的受主材料组成。2.如权利要求1所述的电子装置，其中所述电子装置为紫外线发光二极管或紫外线光检测器。3.如权利要求1所述的电子装置，其中所述n型超晶格和所述p型超晶格形成PN结。4.如权利要求1所述的电子装置，其进一步在所述n型超晶格与所述p型超晶格之间包括由一种或多种III族金属氮化物半导体材料组成的本征区以形成PIN结。5.如权利要求4所述的电子装置，其中所述本征区具有沿生长方向变化的带隙。6.如权利要求4所述的电子装置，其中所述本征区基本上由以下各项之一组成：纯III族金属氮化物半导体材料；III族金属氮化物半导体材料，其包括至少一种晶体结构改性剂，其中所述晶体结构改性剂选自氢、氧、碳、稀土金属或镧系金属中的至少一者；以及非故意掺杂的III族金属氮化物半导体材料。7.如权利要求4所述的电子装置，其中所述p型超晶格或所述n型超晶格的周期或占空比使得所述p型超晶格或所述n型超晶格对所述本征区的光子发射波长或光子吸收波长是透明的。8.如权利要求1所述的电子装置，其中所述III族金属氮化物半导体材料中的III族金属包括以摩尔计至少约50％的Al。9.如权利要求1所述的电子装置，其中所述III族金属氮化物半导体材料选自以下各项中的至少一者：氮化铝(AlN)；氮化铝镓(AlxGa1-xN)，其中0<x<1；氮化铝铟(AlxIn1-xN)，其中0<x<1；以及氮化铝镓铟(AlxGayIn1-x-yN)，其中0<x<1、0<y<1且x+y<1。10.如权利要求1所述的电子装置，其中所述施主材料为硅(Si)。11.如权利要求1所述的电子装置，其中所述施主材料选自以下各项中的至少一者：锗(Ge)；硅锗(SixGe1-x)，其中0<x<1；晶体氮化硅(SixNy)，其中0<x<3且0<y<4；晶体氮化锗(GexNy)，其中0<x<3且0<y<4；晶体氮化硅铝镓(Siu[AlxGa1-y]zNv)，其中u>0、x>0、0<y<1、z>0且v>0；以及晶体氮化锗铝镓(Geu[AlxGa1-y]zNv)，其中u>0、x>0、0<y<1、z>0且v>0。12.如权利要求1所述的电子装置，其中所述受主材料为镁(Mg)。13.如权利要求1所述的电子装置，其中所述受主材料选自以下各项中的至少一者：锌(Zn)；碳(C)；晶体氮化镁(MgxNy)，其中x>0且y>0；晶体氮化锌(ZnxNy)，其中x>0且y>0；氮化镁铝镓(Mgu[AlxGa1-y]zNv)，其中u>0、x>0、0<y<1、z>0且v>0；以及氮化锌铝镓(Znu[AlxGa1-y]zNv)，其中u>0、x>0、0<y<1、z>0且v>0。14.如权利要求1所述的电子装置，其中每个基质层具有介于约1nm与约25nm之间的厚度。15.如权利要求1所述的电子装置，其中每个施主杂质层或每个受主杂质层具有介于约0.25nm与约2nm之间的厚度。16.如权利要求1所述的电子装置，其中每个施主杂质层或每个受主杂质层为所述施主材料或所述受主材料的原子的单层。17.如权利要求16所述的电子装置，其中每个施主杂质层或受主杂质层的平面上的所述施主材料或所述受主材料的原子之间的平均间距小于1nm。18.如权利要求16所述的电子装置，其中每个施主杂质层或受主杂质层的平面上的所述施主材料或所述受主材料的原子之间的平均间距为大约0.1nm。19.如权利要求1所述的电子装置，其进一步包括邻近所述n型超晶格的缓冲区，所述缓冲区基本上由AlN和/或GaN组成，并且所述缓冲区具有介于100nm与500nm之间的厚度。20.如权利要求1所述的电子装置，其进一步包括邻近所述n型超晶格的缓冲区，其中所述缓冲区包括超晶格，所述超晶格包括AlN和GaN与等效于所述III族金属氮化物半导体材料的块状成分的交替层。21.如权利要求1所述的电子装置，其进一步包括：衬底；以及缓冲区，所述缓冲区位于所述n型超晶格或所述p型超晶格与所述衬底之间。22.如权利要求1所述的电子装置，其中所述n型超晶格或所述p型超晶格受到拉伸应变或压缩应变。23.如权利要求1所述的电子装置，其中所述n型超晶格或所述p型超晶格具有电子波函数和空穴波函数，并且所述电子波函数的峰值没有在空间上与所述空穴波函数的峰值对准。24.如权利要求1所述的电子装置，其中所述p型超晶格和所述n型超晶格各自包括至少10个基质层和至少10个施主杂质层或受主杂质层。25.如权利要求1所...

【专利技术属性】
技术研发人员：P阿塔纳科维奇，
申请(专利权)人：希拉纳集团有限公司，
类型：发明
国别省市：澳大利亚;AU