本发明提供一种凹入式栅极ＭＯＳ晶体管元件的制作方法。首先提供半导体基底，其具有存储器阵列区，其中该半导体基底具有主表面，且在该主表面上形成有垫氧化层以及垫氮化硅层。本发明的特征在于利用形成在沟槽上盖层的侧壁上的对称侧壁子，进行栅极沟槽以...

本发明提供一种快闪存储器的布局和结构，其特征为位于存储器单元串的二侧的栅极导线呈规则的锯齿状，其中栅极导线是作为电连接同一行上的选择栅极晶体管的选择栅极，其排列呈锯齿状可以使元件集成度提升，并使选择栅极晶体管具有不同的栅极长度，如此在存...

本发明公开了一种快闪存储器，其特征在于存储器单元串的二侧的选择栅极晶体管分别具有凹入式栅极沟道和水平式栅极沟道两种不同的结构。由于采用凹入式栅极沟道的设计，使连结选择栅极晶体管的栅极导线的线距缩小，因此使元件集成度提升，同时提高浅沟槽隔...

本发明公开了一种可编程存储器、可编程存储器单元与其制造方法。可编程存储器结构包含基材、有源区域、分别位于有源区域一侧的共源极与共漏极、与共源极电连接的第一与第二源极接触、与共漏极电连接的第一与第二漏极接触，以及介于第一与第二源极接触以及...

本发明涉及一种非挥发性存储器，其包括栅极结构以及源极／漏极区。栅极结构配置于基底上。栅极结构包括一对浮置栅极、穿隧介电层、控制栅极以及栅间介电层。浮置栅极配置于基底上。穿隧介电层配置于每一个浮置栅极与基底之间。控制栅极配置于此对浮置栅极...

一种半导体元件及其制作方法，包括：提供上方具有堆叠层的衬底，其中该堆叠层与该衬底具有沟槽，而该沟槽的底部低于该衬底的表面；进行外延工艺，以在该沟槽的侧壁与底部形成外延层；在该外延层表面顺应性地沉积氧化层；以及除去部分位于该沟槽的底部的氧...

本发明提供一种闪存，包括：一基底；一形成于该基底上的第一绝缘层；一设置于该第一绝缘层上的控制栅极；以及两个分别和该基底共平面的浮置栅极，其分别设置于该控制栅极的两侧。由于控制栅极可同时控制两个浮置栅极，因此可同时进行两组数据的输入与输出...

一种动态随机存取存储器周边电路的晶体管元件，包括有一半导体基底，其上形成有一栅极沟渠；一凹入式栅极，嵌入于该栅极沟渠中；一源极掺杂区，设于该凹入式栅极一侧的该半导体基底中；一漏极掺杂区，设于该凹入式栅极另一侧的该半导体基底中；及一栅极氧...

一种凹入式栅极晶体管元件结构，包括有一凹入式栅极，设于一形成在一半导体基底内的栅极沟渠中，其中该栅极沟渠分为一垂直侧壁部分以及一Ｕ型底部；一源极掺杂区，设于该栅极沟渠一侧的该半导体基底内；一漏极掺杂区，设于该栅极沟渠另一侧的该半导体基底...

本发明涉及一种曝光方法，适用于光刻制程。首先，对一晶圆进行第一对准步骤。接着，对此晶圆进行第二对准步骤。随之，将第一对准步骤所得的结果与第二对准步骤所得的结果交互比对。之后，依据比对结果来对此晶圆进行光刻胶曝光步骤。本发明的曝光方法能够...

本发明涉及一种堆叠式芯片封装结构，其配置多个相互堆叠的芯片以及多个相互堆叠的软板于一基板上。芯片分别借由一间隙层而相互堆叠。此外，这些相互堆叠的软板之间以及基板上配置有多个导电块，以使这些软板与基板电性连接。另外，多条导线电性连接于这些...

一种芯片缺陷探测器，其特征在于，它包括：　　　　一测试平台，其上承载一供测试的芯片；　　　　一横杆式的超声波检测装置，设置于该测试平台上方，并发射一平面超声波以扫描该芯片及接收该芯片所反射回来的超声波；及　　　　一微处理器，处理芯片反射...

本发明涉及一种薄膜电晶体制作的改进方法，针对薄膜电晶体制作过程中使用的铝与氧化铟锡透明导电膜在碱性溶液（如显影液或蚀刻液）中，产生的电化学反应现象，在黄光形成图形及蚀刻时，利用氮化硅将铝和氧化铟锡透明导电膜隔开，如此不但可解决上述现象，...

本发明涉及一种防止金属导线间短路的方法，首先，提供一表面形成有绝缘层的半导体基底，该绝缘层表面具有一凹痕，并且凹痕的两侧之绝缘层内具有导通该半导体基底的镶嵌结构，接着在上述镶嵌结构表面形成一扩散阻障层，该扩散阻障层亦形成于该凹痕表面。然...

一种接触孔洞光刻的辅助设计方法，包括下列步骤：决定曝光机光源的曝光波长；通过曝光机的相扰度、制作工艺整合参数与数值光圈决定最小解像线宽；将上述最小解像线宽通过图案缩小比例还原光掩模上的最小线宽；以及在光掩模上，利用小于上述最小线宽的线型...

一种内连线的形成方法，通过于绝缘层上提供一层金属层，并于金属层上形成图案化的罩幕层；接着将罩幕层的图案转移至金属层中，以形成贯穿罩幕层和金属层的开口；于罩幕层、金属层和绝缘层的表面形成顺应性的衬氮化硅层后，进行反应性离子蚀刻，降低罩幕层...

一种检测光罩机台修正精确度的方法，包括以下步骤：提供一光罩，该光罩具有一透明层，且在该透明层上形成有一遮光层，该遮光层具有一图案，该图案包括复数线条，其中每一线条具有一缺陷部。修正该些缺陷部而在该透明层上的该些缺陷部旁造成一污染区。对每...

一种接合垫区结构，设置于一具有电路的半导体晶片上，包括：一底部金属层，设置于半导体晶片表面，与其电路呈电性连结；一金属层间介电层，覆盖于底部金属层表面，且金属层间介电层内部嵌有与底部金属层接触的金属插塞结构；一顶部金属层，设置于金属层间...

一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二半导体晶片具有相同定义的接合电极，上述方法包括提供分别具有一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠...

一种存储器电容器下电极板的制造方法，在半导体基底表面形成主动区与外围电路区，依序形成垫层与遮蔽层后将其部分移除以于主动区与外围电路区形成第一深沟槽与第二深沟槽，再在第一、第二深沟槽内壁与垫层表面形成掺杂质氧化层，接着涂布光阻于掺杂质绝缘...