神经元记录系统技术方案

本发明专利技术提供了一种神经元记录系统。通过使用增益提升拓扑结构，可以增大放大器输入阻抗并同时减小噪声。该系统可以被配置为以低功耗来分别记录局部场电位（LFP）和神经元峰电位。利用灵活的数字控制器模块（DCM），可以启用各记录通道的任何子集以便以在每个通道处独立的采样率来进行记录。该系统中可以集成有传输所记录的神经元数据的无线接口和执行实时信号处理的片上神经元处理器。

【技术实现步骤摘要】
【国外来华专利技术】神经元记录系统
本专利技术涉及用于记录来自神经元的电信号的方法、装置和系统。
技术介绍
神经科学家和临床医生已经从事通过记录脑细胞(神经元)的电活动来对大脑如何运行进行理解。神经元如何启动和相互作用的底层机制可以被解释为熟练的和精确的运动，并且对该机制的理解可以被用作诊断脑部疾病的工具。已经证明，所记录的来自运动皮质的神经元活动能够被用于控制机器人装置[1]-[2]。神经科学家已经采用来自头皮或长期植入颅内电极的神经元记录来研究电生理活动，以用于癫痫发作检测和预测[2]。那些试验涉及对大量神经元的记录，因而刺激了对开发多通道神经元记录系统的需求。设计神经元记录系统的挑战与生理神经元信号的特性高度相关。该记录装置必须能够以大动态范围的信号幅度和频率来记录这些信号，并且能够滤去在电极-电解液的界面处出现的直流偏移。该系统的功耗必须被降低，以便长期工作并避免脑部组织温度的升高，脑部组织温度的升高会导致永久性损伤[3]。电极阻抗和放大器输入阻抗形成分压器，因此在放大器输入端处示出的实际神经元信号比其真实值小。对于局部场电位(LFP)记录，劣化是严重的，这是因为电极阻抗在10Hz处比其在1kHz处的值高得多[4]。如果在记录放大器输入端处的神经信号严重衰减，则很难将其与背景噪声区别开来。此外，该记录系统的下一代应该具有通过信号检测、特征提取、模式分类和其它机制来处理大量神经信息的能力。未来的记录系统还应当具有减少要被传输的数据量和/或从大神经元池中提取稳定的控制信号以便对假体装置进行控制的能力。上述设计挑战可以被解释为迫使先进技术节点出现的低电压和低功率设计。本专利技术解决这些挑战中的至少一些挑战。
技术实现思路
本专利技术提供了完全集成的低功率神经元记录前端系统，该系统采用TSMC65nm1p6mMOS技术。该系统可扩展以支持成千上万个通道。在一个示例中，我们具有两个记录模块，每一个记录模块包括具有可调整带宽和增益的32个记录通道、32至1复用器、在每一个通道上具有可编程的采样率的一个差分逐次逼近寄存器(SAR)模数转换器(ADC)、以及数字控制器模块，以对信号数字化进行管理以及对来自两个ADC的数字化后的神经元信号进行编码和序列化。布局后模拟(post-layoutsimulation)和实际芯片测量两者的结果是一致的。所述结果示出了记录放大器在3.8μVrms的输入参考噪声(input-referrednoise)的情况下消耗6μW。所述ADC可以以9位的分辨率和40kS/s的采样率对神经信号进行数字化。整个系统的总功耗是2.56mW，并且整个系统占据了3×4mm2的面积。根据示例性实施例的本专利技术包括以下特征：(a)模拟前端的可扩展体系结构，其支持神经元记录系统的高密度通道，甚至支持>1000个通道。(b)完全集成的模拟前端的低功率/低噪声芯片设计，该模拟前端包括3级放大器和SARADC，该SARADC采用深亚微米CMOS工艺技术，例如65nm、45nm、22nm等CMOS工艺。(c)低功率和低噪声设计，通过特殊的增益提升折叠共源共栅放大器来提高放大器的开环增益并同时减小输入参考噪声。(d)所述放大器具有高输入阻抗并且能够支持可编程增益(47-59dB)和可编程带宽(0.1Hz-12KHz)，以用于神经信号处理的局部场电位和动作电位(actionpotential)，以及用于诸如环境和化学试剂检测之类的其它应用。(e)通过对在弱反型区处工作的晶体管系列的偏置电压以及负载电容进行调整来实现可编程带宽。(f)每个9位SARADC具有可变的采样率，并且被32个通道的放大器经由32:1复用器来共享，因此32个通道的数据被序列化并经由有线或无线通信输出。在一个实施例中，提供了采用增益提升的完全集成的神经放大器，以用于来自生物对象的局部场电位(LFP)、神经元峰电位(spike)、皮质电图(ECoG)信号。工作电极和对电极这两个电极连接至神经放大器的隔直流电容器(Cin)。而接地/参考电极将主体地(bodyground)连接至放大器的电路地。电容性反馈配置将神经放大器的增益设置为输入电容器(Cin)和反馈电容器(Cf)的比率。通过提高的放大器开环增益，可以抑制来自Cpar、Cin和Cf的寄生效应，以将增益失真最小化，其中Cpar是在亚阈值区中工作的输入晶体管的寄生电容。通过将辅助放大器集成到常规折叠共源共栅(FC)放大器中同时仍消耗与常规FC放大器所消耗的电流量相当的电流量，来实现所述放大器的开环增益增强。所述放大器的总增益是FC放大器的增益和辅助放大器的增益之和。用于增益增强的辅助放大器通过两个共源(CS)放大器来实现。第一放大器可以由具有与二极管连接的负载或电流源负载的差分对形成。第一放大级的输出分别连接至FC放大器的各电流源晶体管的两个栅极，所述各电流源晶体管被用作第二CS放大器。第二CS放大器被嵌入到FC放大器的折叠分支中以用于将电流消耗最小化。输入信号由两条路线放大(参见图3)：一条是通过FC放大器的差分输入对M1a-M1b；另一条由M1c-M1d和M5a-M5b的第一CS放大器以及由M4a-M4b和从M4a漏极呈现出的阻抗形成的第二CS放大器来进行放大。增益提升放大器的总增益被导出如下：其中，gmi和roi是与晶体管Mi相对应的跨导和输出电阻，α是电流分布比率(0.5＜α＜1)。通过使用增益提升技术，如等式1所示，放大器的增益提升了(1+gm4/gm5(2α-1))倍。通过增益增强技术，可以使用神经放大器的小输入电容器来实现较大的输入阻抗，使得电极和放大器界面之间的信号失真/衰减减小。使用5pF的电阻器来得出在1kHz处31.8兆欧姆(Mohm)的输入阻抗。较小的Cin减小了放大器的硅面积，这使得能够以较小的硅面积来实现多通道记录。所述神经放大器被单片集成在单一的半导体芯片上。并且不需要外部/片外电容器。所述神经放大器的结构适用于现代亚100nmCMOS技术，其中出现低电源电压、较小的输出电阻以及较大的漏电流。所述神经放大器的输入差分晶体管对以厚氧化层I/O装置来实现，以防止现代亚100nmCMOS技术中的显著的栅极漏电流。通过将所述神经放大器的输入差分晶体管对偏置在亚阈值区中，来实现4μW或更小的低功耗。增益提升放大器的低输入参考噪声通过以下方式来实现：(a)减小流入常规FC放大器的折叠分支中的电流，即，减小来自级联晶体管的噪声贡献；以及(b)利用增益提升技术来增大所述放大器的开环增益。具有增益提升技术的神经放大器以及FC放大器的输入参考噪声功率密度分别如等式2和等式3所示。以及其中，K是玻尔兹曼(Boltsmann)常数，κ是亚阈值栅极耦合系数，gmi是与晶体管Mi相对应的跨导，T是绝对温度，α是放大器中的电流分布比率，γ是热噪声系数，以及α是电流分布比率(0.5＜α＜1)。分母中的项gm1(2α-1)gm4/gm5源于放大器的提升后的增益，以降低噪声功率密度。注意，由于在放大器的折叠分支中的电流减小，因此在等式2中的gm4也比在等式3中的小。因此，根据等式2和等式3，在适度选择α的情况下，通过增益提升技术，来抑制所述神经放大器的输入参考噪声。一旦所述神经放大器在植入后发生故障，就可以将其禁用，以本文档来自技高网...

【技术保护点】
一种完全集成的神经信号的神经放大器，包括：（a）工作电极和对电极，所述工作电极和所述对电极两者都连接至隔直流电容器Cin；（b）电容性反馈电路，其用于将所述神经放大器的增益设置为所述输入电容器（Cin）和反馈电容器（Cf）的比率；以及（c）具有增益提升器的折叠共源共栅（FC）放大器，其中所述增益提升器包括两个共源（CS）放大器，其中所述第一共源（CS）放大器由具有与二极管连接的负载的差分对形成，其中所述第一共源（CS）放大器的各差分输出分别连接至所述折叠共源共栅（FC）放大器的各电流源晶体管的两个栅极，所述各电流源晶体管被用作第二共源（CS）放大器，其中所述第二共源（CS）放大器被嵌入到所述折叠共源共栅（FC）放大器的折叠分支中以用于将电流消耗最小化。

【技术特征摘要】
【国外来华专利技术】2011.06.20 US 61/571,0981.一种完全集成的神经信号的神经放大器，包括：(a)神经放大器内的第一级放大器，所述第一级放大器构造为连接工作电极和对电极，每个所述电极通过作为输入电容器的独立的隔直流电容器Cin连接至所述第一级放大器；(b)所述第一级放大器内的电容性反馈电路构造为将所述神经放大器的增益设置为所述独立的隔直流电容器Cin和反馈电容器Cf的比率；以及(c)具有增益提升器的折叠共源共栅放大器，其中所述增益提升器包括两个共源放大器，该两个共源放大器中晶体管的差分对形成第一共源放大器，其中所述第一共源放大器的各差分输出连接至所述折叠共源共栅放大器的各电流源晶体管的两个栅极，所述各电流源晶体管被用作第二共源放大器，其中所述第二共源放大器被嵌入到所述折叠共源共栅放大器的折叠分支中以将电流消耗最小化。2.根据权利要求1所述的神经放大器，其中，所述神经信号为局部场电位、或神经元峰电位、或皮质电图信号。3.根据权利要求1所述的神经放大器，其中，所述神经放大器被单片集成在单一的半导体芯片上。4.根据权利要求1所述的神经放大器，其中，所述神...

【专利技术属性】
技术研发人员：Y·罗，W·刘，
申请(专利权)人：加利福尼亚大学董事会，
类型：发明
国别省市：美国;US