神经元电路制造技术

本实用新型专利技术公开了一种神经元电路，该神经元电路包括：脉冲产生电路，通过第一Tau‑cell电路结构和第二Tau‑cell电路结构，被构造为用于模拟神经脉冲振荡；第一Tau‑cell电路结构中包括用于模拟神经元膜电位ν的第一电容Cv；第二Tau‑cell电路结构中包括用于模拟神经元膜电位调整变量u的第二电容Cu；与脉冲产生电路连接的调整电路，用于对神经元膜电位ν重赋值；与脉冲产生电路连接的比较电路，用于对神经元膜电位调整变量u重赋值。本实用新型专利技术可以降低神经元电路的功耗，减小神经元电路的占用面积。

Neuron circuit

The utility model discloses a neuron circuit, the neuron circuit comprises a pulse generating circuit, through the first Tau cell second Tau cell circuit structure and circuit structure is constructed for simulation of neural impulse oscillation; the first Tau cell circuit structure includes a first capacitor model Cv pseudo membrane potential of neurons in the second; Tau cell circuit structure includes second capacitor Cu analog neuron membrane potential adjustment variable U; adjusting circuit connected with the pulse for the membrane potential of neurons in weight assignment; generating circuit is connected with the comparison circuit and the pulse for the neuronal membrane potential adjustment variables u assignment. The utility model can reduce the power consumption of the neuron circuit and reduce the occupied area of the neuron circuit.

【技术实现步骤摘要】

本技术涉及人工神经网络
，尤其涉及神经元电路。
技术介绍
随着人工神经网络的研究深入，传统的采用数字电路实现神经网络的缺点越来越明显，用以实现所需的乘法和加法运算和非线性变换所需的神经元突触电路规模庞大，功耗和体积巨大，难以适应发展的需要。而模拟电路结构简单、功耗低、运算速度快，能显著提高神经网络的运算效率。模拟神经元电路是模拟神经网络的基本单元之一。Izhikevich模型是一种神经元的数学模型，由Izhikevich提出，相关参考文献：IzhikevichEM.Simplemodelofspikingneurons.[J].IEEETransactionsonNeuralNetworks，2010，14(6):1569-1572。这种数学模型可以描述出神经元的多种放电形式，其基本公式如下：当ν≥30mV，则有其中，ν代表神经元膜电位，u代表神经元膜电位调整变量，a、b、c、d是无量纲参数，t表示时间，I代表神经元受到的刺激电流。该模型模拟的生理过程如下：神经元受到神经突触的刺激电流以后，产生动作脉冲(spike)，膜电位ν开始上升，上升到一定程度(大约30mV)后，由于调整变量u的作用，ν又恢复到设定值c所表示的电位，同时u恢复到u+d。由于其参数a、b、c、d可以灵活设置，因此可以模拟多种神经元的放电模式。由于该模型中含有乘积和平方项，用传统的模拟CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)电路实现起来较为复杂，神经网络中实现该模型一般用数字或软件算法方式实现。然而，使用数字或软件算法方式实现该模型的神经元，功耗大，尤其是在大规模集成的时候，难以适应未来发展的需要；同时，在模拟神经网络中，需要将神经元信号在数字和模拟之间不断地转换，需要大量的D/A和A/D转换器，极大地增加电路的功耗和面积。
技术实现思路
本技术实施例提供一种神经元电路，用以降低神经元电路的功耗，减小神经元电路的占用面积，该神经元电路包括：脉冲产生电路，通过第一Tau-cell电路结构和第二Tau-cell电路结构，被构造为用于模拟神经脉冲振荡；第一Tau-cell电路结构中包括用于模拟神经元膜电位ν的第一电容Cv；第二Tau-cell电路结构中包括用于模拟神经元膜电位调整变量u的第二电容Cu；与脉冲产生电路连接的调整电路，用于对神经元膜电位ν重赋值；与脉冲产生电路连接的比较电路，用于对神经元膜电位调整变量u重赋值。本技术实施例的神经元电路通过包括第一Tau-cell电路结构和第二Tau-cell电路结构的脉冲产生电路，与脉冲产生电路连接的调整电路和比较电路，可以实现基于Izhikevich模型的神经元多种放电模式，相对于传统模拟CMOS电路，该神经元电路结构简单；相对于使用数字或软件算法方式实现，功耗更低，无需大量的D/A和A/D转换器，最大程度地减小了电路功耗和面积。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1为本技术实施例中Tau-cell电路结构示意图；图2为本技术实施例中神经元电路的一个具体实例图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本技术实施例做进一步详细说明。在此，本技术的示意性实施例及其说明用于解释本技术，但并不作为对本技术的限定。本技术实施例提出一种实现Izhikevich模型的神经元电路，该神经元电路是基于Tau-cell电路结构，利用Tau-cell电路结构的运算特性，实现基于Izhikevich模型的神经元多种放电模式，该神经元电路功耗低，占用面积小。下面先介绍Tau-cell电路结构，本技术实施例中的神经元电路采用了Tau-cell电路结构。图1为本技术实施例中Tau-cell电路结构示意图，如图1所示，在该Tau-cell电路结构中，M1、M2、M3、M4是NMOS器件，VDD是电源，GND为地，Vref表示某一电压。Ic为电容上的电流，Vc为节点电压。在该Tau-cell电路结构中，M1、M2、M3、M4都工作在亚阈值区域，此时该Tau-cell电路结构满足跨导线性原理，可以得出如下关系式：Iin·Iτ＝I1·Iout以上关于Tau-cell电路结构的介绍来自参考文献：ChiccaE,StefaniniF,BartolozziC,etal.Neuromorphicelectroniccircuitsforbuildingautonomouscognitivesystems[J].ProceedingsoftheIEEE,2014,102(9):1367-1388。本技术实施例中的神经元电路包括：脉冲产生电路，通过第一Tau-cell电路结构和第二Tau-cell电路结构，被构造为用于模拟神经脉冲振荡；第一Tau-cell电路结构中包括用于模拟神经元膜电位ν的第一电容Cv；第二Tau-cell电路结构中包括用于模拟神经元膜电位调整变量u的第二电容Cu；与脉冲产生电路连接的调整电路，用于对神经元膜电位ν重赋值；与脉冲产生电路连接的比较电路，用于对神经元膜电位调整变量u重赋值。下面结合图2的示例说明本技术实施例的神经元电路的具体实施。当然，本领域技术人员容易理解，图2所示的具体电路结构仅为实现本技术实施例神经元电路的一个具体实例，在具体实施时完全可以将电路中的部分或全部结构单元进行变形，例如可以通过增加或增少晶体管来实现相同的功能，进一步的，比如对于第一Tau-cell电路结构或第二Tau-cell电路结构中的晶体管、电容，调整电路或比较电路进行结构上的重新设计，而保持电路各部分的实现原理相同。如图2所示，本例的神经元电路中，第二Tau-cell电路结构还包括第一NMOS器件M1，第二NMOS器件M2，第三NMOS器件M3，第四NMOS器件M4；第一NMOS器件M1漏极与栅极短接；第一NMOS器件M1栅极连接第二NMOS器件M2栅极；第一NMOS器件M1源极接地；第二NMOS器件M2漏极接电源VDD；第二NMOS器件M2源极连接第二电容Cu正极和第三NMOS器件M3源极；第二电容Cu负极接地；第三NMOS器件M3漏极与栅极短接，并连接第一恒流源I1u输出端；第一恒流源I1u输入端接电源VDD；第三NMOS器件M3栅极连接第四NMOS器件M4栅极；第三NMOS器件M3源极连接第二恒流源I2u输入端；第二恒流源I2u输出端接地；第四NMOS器件M4源极接地；第四NMOS器件M4漏极接第三恒流源Iin输出端和第四恒流源Idc输出端；第三恒流源Iin输出端连接第四恒流源Idc输出端；第三恒流源Iin输入端和第四恒流源Idc输入端接电源VDD；第一Tau-cell电路结构还包括：第七NMOS器件M7，第八NMOS器件M8，第九NMOS器件M9，第十NMOS器件M10；第七NMOS器件M7漏极与栅极短接，本文档来自技高网...

【技术保护点】
一种神经元电路，其特征在于，包括：脉冲产生电路，通过第一Tau‑cell电路结构和第二Tau‑cell电路结构，被构造为用于模拟神经脉冲振荡；第一Tau‑cell电路结构中包括用于模拟神经元膜电位ν的第一电容Cv；第二Tau‑cell电路结构中包括用于模拟神经元膜电位调整变量u的第二电容Cu；与脉冲产生电路连接的调整电路，用于对神经元膜电位ν重赋值；与脉冲产生电路连接的比较电路，用于对神经元膜电位调整变量u重赋值。

【技术特征摘要】
1.一种神经元电路，其特征在于，包括：脉冲产生电路，通过第一Tau-cell电路结构和第二Tau-cell电路结构，被构造为用于模拟神经脉冲振荡；第一Tau-cell电路结构中包括用于模拟神经元膜电位ν的第一电容Cv；第二Tau-cell电路结构中包括用于模拟神经元膜电位调整变量u的第二电容Cu；与脉冲产生电路连接的调整电路，用于对神经元膜电位ν重赋值；与脉冲产生电路连接的比较电路，用于对神经元膜电位调整变量u重赋值。2.如权利要求1所述的神经元电路，其特征在于，第二Tau-cell电路结构还包括第一NMOS器件M1，第二NMOS器件M2，第三NMOS器件M3，第四NMOS器件M4；第一NMOS器件M1漏极与栅极短接；第一NMOS器件M1栅极连接第二NMOS器件M2栅极；第一NMOS器件M1源极接地；第二NMOS器件M2漏极接电源VDD；第二NMOS器件M2源极连接第二电容Cu正极和第三NMOS器件M3源极；第二电容Cu负极接地；第三NMOS器件M3漏极与栅极短接，并连接第一恒流源I1u输出端；第一恒流源I1u输入端接电源VDD；第三NMOS器件M3栅极连接第四NMOS器件M4栅极；第三NMOS器件M3源极连接第二恒流源I2u输入端；第二恒流源I2u输出端接地；第四NMOS器件M4源极接地；第四NMOS器件M4漏极接第三恒流源Iin输出端和第四恒流源Idc输出端；第三恒流源Iin输出端连接第四恒流源Idc输出端；第三恒流源Iin输入端和第四恒流源Idc输入端接电源VDD；第一Tau-cell电路结构还包括：第七NMOS器件M7，第八NMOS器件M8，第九NMOS器件M9，第十NMOS器件M10；第七NMOS器件M7漏极与栅极短接，并连接第三恒流源Iin输出端和第四恒流源Idc输出端；第七NMOS器件M7栅极连接第八NMOS器件M8栅极；第七NMOS器件M7源极接地；第八NMOS器件M8漏极接电源VDD；第八NMOS器件M8源极连接第五恒流源I2v输入端和第九NMOS器件M9源极；第五恒流源I2v输出端接地；第九NMOS器件M3漏极与栅极...

【专利技术属性】
技术研发人员：张金勇，孙宏伟，林福江，王磊，
申请(专利权)人：中国科学院深圳先进技术研究院，
类型：新型
国别省市：广东;44