一种用于全数字锁相环的低功耗鉴相器制造技术

本发明专利技术属微电子领域，涉及一种用于全数字锁相环的鉴相器；该鉴相器在保证鉴相器功能正确的前提下，能降低鉴相器的功耗。本发明专利技术对传统鉴相器进行了改进，其中累加型计数器的输出为各个参考时钟周期内原传统的计数器输出码值累加的结果，而不是单一的一个时钟周期之内的输出码值，因此累加型计数器可直接由DCO的输出信号驱动；交换了时间-数码转换器的输出在数字鉴相器中的运算顺序，使整个鉴相器的运算步骤减少，从而降低了鉴相器结构的功耗，并使电路结构更加简单，易于实现。本发明专利技术所述鉴相器适用于全数字锁相环的电路设计，具有重要的实用价值。

【技术实现步骤摘要】
一种用于全数字锁相环的低功耗鉴相器
本专利技术属于微电子领域，涉及一种用于全数字锁相环的鉴相器；该鉴相器在保证鉴相器功能正确的前提下，能降低鉴相器的功耗。
技术介绍
锁相环结构(PLL)在无线通信与数字电路时钟恢复领域的应用越来越广泛，传统的PLL电路由全定制(模拟/射频电路)而成，电路的性能受PVT（工艺，电源电压，温度）的影响比较大；而另一方面，几十纳米级的CMOS技术给数字电路带来了巨大的恩惠，但对于模拟/射频电路来说却无大的益处，因为模拟/射频电路中的无源部分(电容，电感等)并没有随工艺按比例缩小，同时工艺的发展使电源电压降低，对于模拟/射频的电路的设计提出了更高的要求。在上述形势下，一种基于数字IC设计方法的锁相环ADPLL（ADPLL,AllDigitalPhaseLockedLoop）应运而生；所述数字锁相环ADPLL的主要优点就在于受工艺的影响较小，易于与其他数字电路集成，面积小，并能充分从集成电路的工艺按比例缩小中收益；所述ADPLL用数字的鉴相器，滤波器等代替传统模拟锁相环的电荷泵，低通滤波器结构。在ADPLL中，频率控制字（FCW）为若干位的数字信号，代表期望的输出频率与输入参考信号频率之间的倍数关系，数字控制振荡器（DCO）输出的正弦信号经过计数器（COUNTER）与时间-数码转换器（TDC）之后转换为数码，上述数码表示当前DCO的输出频率与参考频率之间的倍数关系，在数字鉴相器中得到FCW与TDC,COUNTER输出的差值，再将这一差值累加，累加得到的数码表示期望的输出信号与当前DCO输出信号之间相位的差值，最终所述差值再经过低通滤波处理之后去控制DCO的输出频率，形成了一个环路（ADPLL的简易原理框图如图1所示）。但所述ADPLL用数字的鉴相器中的运算是几十bit数码的加减运算，因此有着比较高的功耗；目前，迫切需要一种应用于全数字锁相环的、全新的、低功耗的数字鉴相器结构。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷和不足，提供一种用于全数字锁相环的低功耗鉴相器；该鉴相器在保证鉴相器功能正确的前提下，能降低鉴相器的功耗。本专利技术对传统鉴相器进行了改进，所述传统鉴相器的鉴相原理为：在每个时钟周期中，所述鉴相器完成上式中的运算：FCW为频率控制字,NK为第K个时钟周期计数器（COUNTER）的输出,σK是第K的时钟周期内时间-数码转换器（TDC）的输出，其中，传统的COUNTER输出NK是参考信号的周期与DCO输出信号周期之商的整数部分；本专利技术所述的鉴相器中，将上述几个部分分别求和：其中，COUNTER采用累加型的COUNTER，直接得到另一方面,在电路实现时改变运算顺序，将“先做差后累加”改变为“先累加后做差”，一项直接化简为σ0-σk+1，其采用了以下恒等式：(σ0-σ1)+(σ1-σ2)+...+(σk-σk+1)＝σ0-σk+1（2）另外一方面，因为在鉴相过程中，TDC的初始输出σ0对一段时间之后的相位差没有影响，因此σ0可取任意值，本专利技术中取σ0=0，上述鉴相公式中一项直接简化为σK+1，即TDC在第K+1个时钟周期的输出，鉴相公式可化简为：因此，所述鉴相器明显减少了运算次数，也降低了鉴相器的功耗。本专利技术所述鉴相器中，累加型计数器（COUNTER）的输出为各个参考时钟周期内原传统的COUNTER输出码值累加的结果，而不是单一的一个时钟周期之内的输出码值，因此累加型COUNTER可直接由DCO的输出信号驱动；本专利技术所述鉴相器中，时间-数码转换器（TDC）的输出在鉴相器中直接与鉴相器的其他输入信号相加（而在传统的鉴相器中是先将前一个时钟周期内TDC的输出寄存，在下一个时钟周期中，将新的TDC输出码值与已寄存的上一个时钟周期TDC的输出码值做差，再将得到的差累加之后再与鉴相器的其他输入信号相加）。本专利技术的鉴相器的优点有：1，交换了TDC（时间-数码转换器）的输出在数字鉴相器中的运算顺序，并使用了累加型COUNTER（计数器），使整个鉴相器的运算步骤减少；2，能明显降低鉴相器结构的功耗；3，电路结构更加简单，易于实现；4,适用于全数字锁相环的电路设计，具有重要的实用价值。为了便于理解，以下将通过具体的附图和实施例对本专利技术的用于全数字锁相环的低功耗鉴相器进行详细地描述。需要特别指出的是，具体实例和附图仅是为了说明，显然本领域的普通技术人员可以根据本文说明，在本专利技术的范围内对本专利技术做出各种各样的修正和改变，这些修正和改变也纳入本专利技术的范围内。另外，本专利技术引用了公开文献，这些文献是为了更清楚地描述本专利技术，它们的全文内容均纳入本文进行参考，就好像它们的全文已经在本文中重复叙述过一样。附图说明图1是传统的ADPLL的简易原理框图。图2是本专利技术低功耗鉴相器的具体实现框图。具体实施方式实施例1用于全数字锁相环的鉴相器的计数器采用累加型的计数器，直接得到同时，在电路实现时将运算改变顺序，将先做差后累加改变为先累加后做差，其运算公式为：其中，FCW为频率控制字,为累加的第K个时钟周期计数器的输出,σK+1为时间-数码转换器在第K+1个时钟周期的输出。本专利技术所述鉴相器的电路实现方法采用公式（3），如图2所示：σK+1是TDC在第K+1个时钟周期的输出，而是累加型COUNTER（该累加型COUNTER是现有技术中COUNTER所有周期内输出的累加值，该累加的COUNTER可直接由DCO的输出来触发）在第K个周期的输出，将这两者相加再与FCW的累加结果做差，因此，本专利技术所述鉴相器的电路实现与现有技术的鉴相器相比其具有运算步骤减少，功耗减小，同时电路实现简单的优点。本文档来自技高网...

【技术保护点】
一种用于全数字锁相环的低功耗鉴相器，其特征在于，包括：累加型计数器和时间?数码转换器，其中的累加型的计数器，直接得到同时，在电路实现时将运算改变顺序，将先做差后累加改变为先累加后做差，其运算公式为：其中，FCW为频率控制字,为累加的第K个时钟周期计数器的输出,σK+1为时间?数码转换器在第K+1个时钟周期的输出。FDA00002066899600011.jpg,FDA00002066899600012.jpg,FDA00002066899600013.jpg,FDA00002066899600014.jpg

【技术特征摘要】
1.一种用于全数字锁相环的低功耗鉴相器，其特征在于，包括：累加型计数器和时间-数码转换器，其中的累加型计数器，直接得到同时，在电路实现时将运算改变顺序，将先做差后累加改变为先累加后做差，其运算公式为：其中，FCW为频率控制字,为累加的第K个时钟周期计数器的输出,σK+1为时间-数码转换器在第K+1个时钟周期的输出；所述鉴相器的电路连接方式为：σK+1是TDC在第K+1个时钟周期的输出，而是累加型计数器在第K个周期的输出，将这两者相加再与...

【专利技术属性】
技术研发人员：李巍，刘鹏飞，牛杨杨，李宁，
申请(专利权)人：复旦大学，
类型：发明
国别省市：