一种包含可定制熔丝配置模块的可编程逻辑电路制造技术

本发明专利技术公开了一种可定制的可编程逻辑电路，其配置位由可定制的静态存储器(SRAM)配置单元和可切换为熔丝位控制的可定制熔丝配置单元共同构成。在实现定制电路时，按照一定流程，通过更改有限层金属掩膜版，实现将部分电路功能固化，同时将关键电路的控制位切换为熔丝位控制，预留给用户进行自行烧写熔丝配置，最终实现用户电路功能，并同时实现用户电路关键信息的安全性保障。本发明专利技术的可编程逻辑电路，在继承了通用FPGA开发周期短、成本低、灵活性强、可实现电路规模大的优点基础上，抗单粒子能力得到了显著的提高，同时为用户电路安全性提供了一种切实可行的解决方案。

【技术实现步骤摘要】
一种包含可定制熔丝配置模块的可编程逻辑电路
本专利技术涉及可编程逻辑电路
，尤其涉及一种包含可定制熔丝配置模块的可编程逻辑电路。
技术介绍
随着集成电路技术的发展，现场可编程门阵列(FPGA)的出现，为用户提供了系统可编程或可重配置的能力，为许多复杂的信号处理和数据加工电路和系统实现提供了新的设计思路和验证方法，同时使得设计周期显著缩短，减少设计费用，降低设计风险，使新一代大规模集成电路具有更高的灵活性和更强的适应性，因此得以在民用和宇航电子系统中广泛应用。但是，随着集成度的增加，空间辐射环境对FPGA的影响越来越严重。空间中存在着太阳的电磁辐射及粒子辐射，其来源包括地球辐射带、太阳宇宙线和银河宇宙线。这些复杂的电离辐射环境使得器件的性能参数发生退化，甚至导致功能失效，从而影响到系统电路和整机的正常运行，使得电路可靠性减弱，缩短系统寿命。尤其是FPGA的单粒子翻转问题更是影响其航天应用的瓶颈。目前应用最广泛的是基于静态存储器SRAM结构的通用FPGA，该器件的优点是系统开发灵活。但该特点同时也决定了器件中包含了大量配置静态存储器。这些静态存储器数量大、分布广、抗SEU能力弱，在空间环境中最容易被改写，从而导致功能失效。常用的解决办法包括三模冗余和配置静态存储器循环擦洗都是被动纠错，这些方式资源利用率低，且导致了系统在轨功能瞬时中断。此外，航天系统常采用基于熔丝工艺的FPGA，但是这种工艺只能实现一次性编程，设计开发灵活性差，成本高，且由于其工艺自身特点在规模和容量上受限，在应用上有很大的局限性。图1示出了目前主流基于SRAM型的FPGA芯片100的示意图。它包括程输入/输出模块110，可编程逻辑块111，可编程存储器112，可编程乘法器113，可编程处理器114等可编程资源，输入输出管脚115及110～114模块各自对应的120～124配置位模块。芯片上电后，通常通过将非易失性存储器如EEPROM和FlashPROM中预先下载的配置数据读入到120～124等配置模块中的静态随机存取存储器SRAM内。通过这些配置位实现芯片的不同功能。图2为基于SRAM型的FPGA的配置位模块常用的6管SRAM单元电路200的原理图。它包括第一存取管211A、第二存取管211Ab，以及由反向器215A和215B组成的交叉耦合反向器对215。SRAM单元电路200的互补位线bin和nbin分别接到存取管211A和211Ab各自的漏极。SRAM单元电路200的读/写使能端wren分别接存取管211A和211Ab的栅极。当读/写使能端wren有效时，互补位线bin和nbin通过存取管211A和211Ab对交叉耦合反向器对215的互补节点sd和nsd进行存取，对应输出bout和nbout。图3中是基于SRAM型的FPGA的常用配置双端口SRAM单元电路300的原理图。它包括第一存取管311A、第二存取管311Ab、第三存取管312B、第四存取管312Bb，以及由反向器315A和315B组成的交叉耦合反向器对315。双端口SRAM单元电路300的第一对互补位线binA和nbinA分别接到存取管311A和311Ab各自的漏极，第二对互补位线binB和binB分别接到存取管312B和312Bb各自的漏极。双端口SRAM单元电路300的第一读/写使能端wrenA分别接存取管311A和311Ab的栅极，第二读/写使能端wrenB分别接存取管312B和312Bb的栅极。当读/写使能端wrenA有效时，互补位线binA和nbinA通过存取管311A和311Ab对交叉耦合反向器对315的互补节点sd[0]和nsd[0]进行存取；当读/写使能端wrenB有效时，互补位线binB和nbinB通过存取管312B和312Bb对交叉耦合反向器对305的互补节点sd[0]和nsd[0]进行存取。基于抗单粒子翻转的考虑，业内提出通过定制FPGA实现电路的办法，定制FPGA是在用户应用开发完成后，将通用FPGA中全部的配置静态存储器状态固化，通过在修改原通用FPGA的一层或有限层掩膜版，根据实际应用电路的码流将配置位同固定的高、低电平直接连接，实现电路功能，从源头上解决了基于SRAM结构通用FPGA抗单粒子翻转的问题。定制FPGA采用普通CMOS工艺，将用户码流完全固化在设计中，无需上电后的数据加载，消除了码流在加载过程中受到窃取的可能性。但这种方式由于物理结构完全暴露，因而存在生产环节的过建或通过反向提取而透析设计的危险。而电路安全性对用户特别是航天应用来说至关重要，尤其是电路中关键模块包括系统密钥等信息的安全直接关系到整个系统的安全性。
技术实现思路
为了解决上述问题，即在保持芯片大容量的基础上，提高芯片抗单粒子能力，同时又让用户保留关键的电路信息，以保证电路的安全性，本专利技术提出了一种支持定制方式且关键配置位可通过熔丝工艺实现提供用户自主烧写的新型FPGA器件结构。即在器件中电路结构上，大部分配置位可通过定制实现，而关键信息通过熔丝结构进行配置。在器件使用时，通过指定布局，将关键电路置于特殊位置上，同时将配置码流进行区分，并通过定制修改有限层掩膜版和烧写熔丝位的不同方式进行配置。本专利技术同时提出该器件的几种具体电路实现方式和控制流程，以最终实现应用电路功能。通过这种结构器件实现应用电路，与现有的几种实现方式相比具有如下特点。相比于ASIC(ApplicationSpecificIntegratedCircuit)，设计周期短，开发灵活性高，风险低；相比于传统基于SRAM结构的FPGA，抗辐照尤其是抗单粒子能力更强，可靠性高；相比于基于熔丝工艺的FPGA，可实现电路规模更大，性能更优；相比于单一采用定制方式实现的FPGA，其电路信息无需告知代工厂商，用户电路安全性高，自主可控性强，适合应用于有高保密性需求的应用电路领域。附图说明图1是常见的基于SRAM型的FPGA芯片示意图；图2是常见的6管SRAM单元电路的原理图；图3是常见的双端口SRAM单元电路的原理图；图4是本专利技术中基于6管SRAM单元的2n位可定制熔丝配置模块；图5是本专利技术中基于双端口SRAM单元的2n位可定制熔丝配置模块；图6是本专利技术中基于可定制熔丝配置位电路实现流程图；图7是本专利技术中一个4位熔丝配置模块和由4个普通配置单元按顺序排列输出的配置位阵列的示例图；图8是本专利技术中一个4位熔丝配置模块和由4个普通配置单元按交替顺序排列输出的配置位阵列的示例图；图9是本专利技术中可定制熔丝配置位布局方式示例图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。本专利技术提出了一种可定制的可编程逻辑电路，其支持定制模式，即用户指定可编程逻辑电路的可编程资源的具体配置实现，然后由制造商将用户所指定的具体配置信息固化在普通可定制配置模块中；另外，本专利技术提出的可定制的可编程逻辑电路的关键配置位可以由熔丝、反熔丝、Flash等非易失型存储器实现，由用户指定且在定制模块中固化所述关键配置位的具体配置信息。本专利技术提出的一种可定制的可编程逻辑电路，其包括关键位配置模块和普通位配置模块，所述关键位配置模块用于存储可编程逻辑电路中可编程资源关键位的配置信息，并控本文档来自技高网...

【技术保护点】
一种可定制的可编程逻辑电路，其包括关键位配置模块和普通位配置模块，所述关键位配置模块用于存储可编程逻辑电路中可编程资源关键位的配置信息，并控制所述可编程逻辑电路中可编程资源关键位的配置；所述普通位配置模块用于存储可编程逻辑电路中可编程资源普通位的配置信息，并控制可编程逻辑电路中可编程资源普通位的配置。

【技术特征摘要】
1.一种可定制的可编程逻辑电路，其包括关键位配置模块和普通位配置模块，所述关键位配置模块用于存储可编程逻辑电路中可编程资源关键位的配置信息，并控制所述可编程逻辑电路中可编程资源关键位的配置；所述普通位配置模块用于存储可编程逻辑电路中可编程资源普通位的配置信息，并控制可编程逻辑电路中可编程资源普通位的配置；所述关键位配置模块包括非易失性存储器阵列，其用于存储所述可编程逻辑电路中可编程资源关键位的配置信息；所述关键位配置模块还包括静态存储器单元阵列，其用于存储所述可编程逻辑电路中可编程资源关键位的配置信息，并在配置模式下控制所述可编程逻辑电路中可编程资源关键位的配置；而所述非易失性存储器阵列在定制模式下控制所述可编程逻辑电路中可编程资源关键位的配置；所述普通位配置模块包括静态存储器单元和提供固定高低电平的定制源，所述普通位配置模块中的静态存储器单元用于存储所述可编程逻辑电路中可编程资源普通位的配置信息，并在配置模式下用于控制所述可编程逻辑电路中可编程资源普通位的配置；而所述定制源在定制模式下直接向所述普通位配置模块的输出提供固定的高低电平以控制所述可编程逻辑电路中可编程资源普通位的配置。2.如权利要求1所述的可定制的可编程逻辑电路，其特征在于，所述可编程逻辑电路还包括配置方式选择模块，其用于选择所述关键位配置模块工作在配置模式还是定制模式。3.如权利要求1所述的可定制的可编程逻辑电路，其特征在于，所述关键位配置模块的输出与所述普通位配置模块的输出按不同顺序构成序列，分别控制可编程逻辑电路中可编程资源关键位和普通位的配置。4.如权利要求1所述的可定制的可编程逻辑电路，其特征在于，所述静态存储器...

【专利技术属性】
技术研发人员：杨海钢，黄志洪，陈柱佳，张丹丹，李威，高丽江，杨立群，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：