一种抗单粒子翻转与瞬态效应延时可调锁存器制造技术

本发明专利技术公开了一种抗单粒子翻转与瞬态效应延时可调锁存器，该锁存器包括第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元。本发明专利技术通过调节延时单元偏置电压可分别改变第一延时单元与第二延时单元的延时，从而改变锁存器数据信号的建立时间，有效降低、甚至避免因发生在输入数据信号通路中的单粒子瞬态效应而引起的错误数据锁存；本发明专利技术通过引入冗余存储节点，在一个节点翻转时可以通过反馈从另外两个锁存单元恢复该节点电压。综上，本发明专利技术可在普通商用工艺条件下实现抗单粒子翻转，并通过可调延时单元改变锁存器建立时间，使数据路径上的瞬态效应得到有效抑制。

【技术实现步骤摘要】
一种抗单粒子翻转与瞬态效应延时可调锁存器
本专利技术属于集成电路设计加固领域，尤其涉及一种可有效防止单粒子翻转及瞬态效应的高性能锁存器。
技术介绍
随着空间技术、核技术和战略武器的发展，各种电子设备已经广泛应用于人造卫星、宇宙飞船、运载火箭、远程导弹和核武器控制系统中。构成电子设备的电子元器件不可避免的要处于辐射环境中，由于半导体技术的迅猛发展，航天器用半导体器件的集成度不断提高，特征尺寸越来越小，工作电压越来越低，相应地，临界电荷也越来越小，单粒子效应越来越容易发生。锁存器作为这些电子控制系统的基本指令存储器件，其抗辐照性能尤为重要，因为该器件中保存的数据一旦出错，将直接导致系统失效。单粒子效应是指高能带电粒子在穿过微电子器件的灵敏区时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，造成器件逻辑状态的非正常改变或器件损坏，它是一种随机效应。除了空间高能粒子以外，各种核辐射、电磁辐射环境也是产生单粒子效应的主要原因。单粒子翻转与瞬态效应是辐照环境下集成电路最常见的两种单粒子效应，它会导致存储单元中数据错误，因此加固存储单元成为空间电子器件应用需要解决的至关重要的问题，图1是现有技术中未进行加固的普通锁存器，当电路工作在锁存状态，节点n1，n2和n3中任意一个节点遭受重离子轰击发生翻转并通过另外两个节点形成反馈通路，则错误数据将会得到保存，即发生单粒子翻转。目前常见的加固手段主要有以下两种：工艺加固：工艺加固是指使用特殊的工艺流程和不同的工艺参数从而使器件具有良好的抗辐射特性，例如通过采用SOI(SilicononInsulator)工艺，SOI工艺采用全介质隔离技术，可以有效减小重离子轨迹上的电荷收集，从而达到提高抗单粒子翻转性能的目的，但SOI工艺成本高，可选择的工艺线少，集成度通常落后商用工艺。设计加固：相对于工艺加固，设计加固技术具有两个最大的优点。一是不需要新的工艺或新的掩模；二是在提高抗单粒子翻转能力的同时不会明显增加单元的写入时间。抗单粒子翻转采用设计加固是最合适的选择，设计加固可以使用较先进商用工艺生产线，相对特殊工艺成本大大降低，集成度更高，电子器件的速度更快，功耗更低。随着半导体技术发展，目前常用的加固结构能在不同层次抵抗单粒子翻转：电阻加固的方法是通过引入反馈电阻增加了反馈时间，从而提高单元的抗单粒子翻转能力，这一方法在早期大量使用，其最大的缺点是降低了写速度，尤其是在低温条件下。针对电阻加固的缺点1991年Whit等人、1992年Liu等人、2005年Haddad等人分别提出了各种抗单粒子翻转加固结构(可参见文献：[1]S.E.Kerns，andB.D.Shafer，“TheDesignofRadiation-HardenedItsforSpace”，ACompendiumofApproachesProceedingsoftheIEEE，Vol76(11)，November1988，pp.1470-1508.[2]S.W1litaker，J.Canaris，andK.Liu，“SEUHardenedMemoryCellsforaCCSDSReedSolonmEncoder”，IEEETrans.Nucl.Sci.，Vol38(6)，1991，pp.1471-1477.[3]M.N.Liu，andS.W11itaker，“LowPowerSEUImmuneCMOSMemoryCircuits”，IEEETrans.Nucl.Sci.，Vol39(6)，1992，pp.1679-1684.[4]N.Haddad，eta1，“DesignConsiderationsforNextGenerationRadiationHardenedSRAMsforSpaceApplications”，IEEEConferenceonAerospace，2005，pp.1-6)。在相同条件下，Whit的结构静态电流大；Liu结构管子数较多，连接关系复杂，面积代价大；Haddad的结构敏感节点多，容易翻转，不容易修复。目前的抗辐照加固常用方案中，工艺加固可以有效减小单粒子轨迹上的电荷收集，但造价昂贵，可选择的工艺线少，集成度通常比商用工艺落后三代；各种设计加固方案中，有的翻转不容易恢复或翻转恢复时间长，有的面积开销大，有的静态电流大，而且上述各种加固结构均不具备抗单粒子瞬态效应的能力。
技术实现思路
本专利技术所要解决的技术问题在于克服现有技术不足，提供一种综合考虑面积、速度、功耗与抗单粒子翻转及瞬态效应的高性能锁存器，能够满足抗单粒子翻转指标的同时保持较快的读写速度，较快的翻转恢复时间，较低的功耗，可以使用普通的商用工艺线。本专利技术提供的一种抗单粒子翻转与瞬态效应延时可调锁存器包括：第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元，其中：所述第一延时单元连接锁存器数据信号输入端D，其输出作为所述第一锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第二延时单元也连接锁存器数据信号输入端D，其输出作为所述第二锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第一锁存单元连接所述第一延时单元的输出端D1，第一锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4，第三锁存单元的输出Q及第二锁存单元的输出n2提供的偏置得到保持；所述第二锁存单元连接所述第二延时单元的输出端D2，第二锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4，第三锁存单元的输出Q及第一锁存单元的输出n1提供的偏置得到保持；所述第三锁存单元连接锁存器数据信号输入端D，第三锁存单元的数据由第一锁存单元的输出n1及第二锁存单元的输出n2提供的偏置得到保持；当所述第一锁存单元敏感点的存储值发生翻转时，由所述第二锁存单元和第三锁存单元通过反馈将第一锁存单元敏感点的存储值恢复，当所述第二锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第三锁存单元通过反馈将第二锁存单元敏感点的存储值恢复，当所述第三锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第二锁存单元通过反馈将第三锁存单元敏感点的存储值恢复。本专利技术通过调节第一延时单元与第二延时单元的偏置电压可以改变锁存器输入数据信号的建立时间，因此通过调整延时的大小可有效降低、甚至避免因发生在输入数据信号通路中的单粒子瞬态效应而引起的错误数据锁存。当所述第一锁存单元敏感点的存储值发生翻转时，由所述第二锁存单元和第三锁存单元通过反馈将所述第一锁存单元敏感点的存储值恢复，当所述第二锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第三锁存单元通过反馈将第二锁存单元敏感点的存储值恢复，当所述第三锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第二锁存单元通过反馈将第三锁存单元敏感点的存储值恢复。本专利技术所提供的抗单粒子翻转与瞬态效应高性能锁存器，通过可调延时单元的延时改变锁存器数据建立时间，当单粒子瞬态脉宽小于建立时间时，数据路径上的瞬态效应将得到抑制。引入冗余存储节点，一个节点发生翻转后可通过其它节点反馈恢复翻转节点电平，采用商用工艺，降低制造成本，同时锁存器的静态电流小且有较快翻转恢本文档来自技高网...

【技术保护点】
一种抗单粒子翻转与瞬态效应延时可调锁存器，其特征在于，该锁存器包括：第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元，其中：所述第一延时单元连接锁存器数据信号输入端D，其输出作为所述第一锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第二延时单元也连接锁存器数据信号输入端D，其输出作为所述第二锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第一锁存单元连接所述第一延时单元的输出端D1，第一锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4，第三锁存单元的输出Q及第二锁存单元的输出n2提供的偏置得到保持；所述第二锁存单元连接所述第二延时单元的输出端D2，第二锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4，第三锁存单元的输出Q及第一锁存单元的输出n1提供的偏置得到保持；所述第三锁存单元连接锁存器数据信号输入端D，第三锁存单元的数据由第一锁存单元的输出n1及第二锁存单元的输出n2提供的偏置得到保持；当所述第一锁存单元敏感点的存储值发生翻转时，由所述第二锁存单元和第三锁存单元通过反馈将第一锁存单元敏感点的存储值恢复，当所述第二锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第三锁存单元通过反馈将第二锁存单元敏感点的存储值恢复，当所述第三锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第二锁存单元通过反馈将第三锁存单元敏感点的存储值恢复。...

【技术特征摘要】
1.一种抗单粒子翻转与瞬态效应延时可调锁存器，其特征在于，该锁存器包括：第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元，其中：所述第一延时单元连接锁存器数据信号输入端D，其输出作为所述第一锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第二延时单元也连接锁存器数据信号输入端D，其输出作为所述第二锁存单元的数据输入，用于调节锁存器输入数据信号的建立时间以降低单粒子瞬态效应影响；所述第一锁存单元连接所述第一延时单元的输出端D1，第一锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4、第三锁存单元的输出Q及第二锁存单元的输出n2三者同时提供的偏置得到保持；所述第二锁存单元连接所述第二延时单元的输出端D2，第二锁存单元的数据由第一锁存单元与第二锁存单元的共同输出n4、第三锁存单元的输出Q及第一锁存单元的输出n1三者同时提供的偏置得到保持；所述第三锁存单元连接锁存器数据信号输入端D，第三锁存单元的数据由第一锁存单元的输出n1及第二锁存单元的输出n2两者同时提供的偏置得到保持；当所述第一锁存单元敏感点的存储值发生翻转时，由所述第二锁存单元和第三锁存单元通过反馈将第一锁存单元敏感点的存储值恢复，当所述第二锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第三锁存单元通过反馈将第二锁存单元敏感点的存储值恢复，当所述第三锁存单元敏感点的存储值发生翻转时，由所述第一锁存单元和第二锁存单元通过反馈将第三锁存单元敏感点的存储值恢复。2.根据权利要求1所述的锁存器，其特征在于，所述第一延时单元包括：PMOS管P1、PMOS管P2、PMOS管P16、NMOS管N1、NMOS管N2、NMOS管N16，其中：PMOS管P1与PMOS管P2的源极均连接PMOS管P16的漏极，PMOS管P16的源极连接至电源，PMOS管P16的栅极连接第一偏置电压输入端Vp1；PMOS管P1的栅极连接NMOS管N1的栅极和锁存器数据信号输入端D，PMOS管P1的漏极连接PMOS管P2的栅极、NMOS管N1的漏极和NMOS管N2的栅极；PMOS管P2的漏极连接NMOS管N2的漏极并作为第一锁存单元的数据信号输入端D1；NMOS管N1与NMOS管N2的源极均连接NMOS管N16的漏极，NMOS管N16的源极连接至地，NMOS管N16的栅极连接至第二偏置电压输入端Vn1。3.根据权利要求1所述的锁存器，其特征在于，所述第一锁存单元包括：PMOS管P3、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N8，其中：PMOS管P3的源极连接第一延时单元数据输出端D1，PMOS管P3的栅极连接第一时钟信号输入端CK，PMOS管P3的漏极连接PMOS管P6的栅极、PMOS管P8的源极、PMOS管P9的漏极、第二锁存单元NMOS管N7的栅极、第二锁存单元NMOS管N13的栅极和第三锁存单元PMOS管P11的栅极；PMOS管P6的源极连接电源，PMOS管P6的漏极连接PMOS管P7的源极，PMOS管P7的栅极连接第二锁存单元NMOS管N6的栅极，PMOS管P7的漏极连接NMOS管N8的栅极、PMOS管P8的栅极和第二锁存单元NMOS管N7的源极；PMOS管P8的漏极连接PMOS管P10的源极，PMOS管P10的漏极连接至电源；NMOS管N8的漏极连接至地，NMOS管N8的源极连接PMOS管P9的源极；PMOS管P10的栅极连接锁存器数据输出端Q；PMOS管P9的...

【专利技术属性】
技术研发人员：杨海钢，李天文，蔡刚，秋小强，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：