【技术实现步骤摘要】
【国外来华专利技术】包括用于将数据从活动存储器管芯拷贝至空闲存储器管芯的存储器模块拷贝引擎的存储器模块
技术介绍
[0001 ] 在计算领域中，存储器模块通常用于存储由处理器访问的程序代码和数据。本领域已知的一种常见类型存储器模块是双列直插式存储器模块(DIMM)。如今，典型的存储器模块包括动态随机存取存储器(DRAM)集成电路(1C)。存储器IC (也称为存储器管芯)设置在封装中，封装附接至存储器模块，并且存储器模块插入计算机系统的存储器插槽中。有时，存储器管芯会遭受数据错误并且不正确保持之前已存储的数据。用于检测和校正存储器数据错误的各种技术是已知的。【附图说明】附图图示本专利技术的示例、实现和配置，而不图示本专利技术本身。图1示出计算机系统实现的示例，该计算机系统实现包括具有集成的存储器控制器的处理器和三个存储器通道，每个存储器通道具有三个存储器模块。图2示出计算机系统的包括处理器、存储器控制器和存储器模块的一部分。图3不出在子排列(sub-rank)空闲操作以后图2的计算机系统的部分。图4示出计算机系统的一部分，该部分包括具有联接至存储器模块的集成存储器控制器的处理器，存储器模...
【技术保护点】
一种存储器模块（18、34、52），包括：被布置成逻辑行（40、42）和列的存储器管芯（60、62、64、66）的阵列，每个存储器管芯（60、62、64、66）能够采取空闲、活动或退出的状态；用于将系统数据、地址和时钟信号联接至系统的系统数据、地址和时钟连接；用于将数据从出故障的活动存储器管芯（40、60、64）拷贝（44）至空闲的存储器管芯（42、62、66）的存储器模块拷贝引擎（38、56、58）；以及地址/控制单元（36、54），用于将所述系统数据、地址和时钟信号映射成与活动存储器管芯对应的存储器数据、地址和时钟信号。
【技术特征摘要】
【国外来华专利技术】1.一种存储器模块(18、34、52)，包括: 被布置成逻辑行(40、42)和列的存储器管芯(60、62、64、66)的阵列，每个存储器管芯(60、62、64、66)能够采取空闲、活动或退出的状态； 用于将系统数据、地址和时钟信号联接至系统的系统数据、地址和时钟连接； 用于将数据从出故障的活动存储器管芯(40、60、64)拷贝(44)至空闲的存储器管芯(42、62、66)的存储器模块拷贝引擎(38、56、58);以及 地址/控制单元(36、54)，用于将所述系统数据、地址和时钟信号映射成与活动存储器管芯对应的存储器数据、地址和时钟信号。2.根据权利要求1所述的存储器模块(34)，其中在公共行(40、42)中的所有存储器管芯具有公共状态，并且行(40、42)具有空闲、活动或退出的状态。3.根据权利要求2所述的存储器模块(34)，其中所述存储器模块拷贝引擎(38 )将数据从具有出故障的存储器模块的活动行(40)拷贝(44)至空闲行(42)。4.根据权利要求1所述的存储器模块(52)，其中每列存储器管芯内的存储器管芯可以具有不同状态。5.根据权利要求4所述的存储模块(52)，其中存储器模块拷贝引擎(56,58)与每列存储器管芯相关联，以将数据从出故障的活动存储器管芯(60、64)拷贝至该列内的空闲存储器管芯(62、66)。6.一种计算机系统(10、28、46)，包括: 处理器(12、30、48)； 联接至所述处理器(12、30、48)的持续、非临时性储存器(26)； 存储器控制器(14、32、50)，或者位于所述处理器(30)外部并且与所述处理器(30)联接，或者集成(16、50)在所述处理器(12、48)内，以生成系统存储器数据、地址和时钟信号；以及 存储器模块(18、34、52)，包括: 被布置成逻辑行和列的存储器管芯的阵列，每个存储器管芯能够采取空闲、活动或退出的状态； 地址/控制单元(36、54)，用于将来自所述存储器控制器(32、50)的所述系统存储器数据、地址和时钟信号映射成与活动存储器管芯对应的存储器数据、地址和时钟信号；和 存储器模块拷贝引擎(38、56、58)，用于将数据从出故障的活动存储器管芯(40、60、54)拷贝至空闲存储器管芯(42、62、66)。7.根据权利要求6所述的计算机系统(10、28、46)，其中所述存储器控制器(14、32、50)包括用于检测所述存储器模块(14、34、52)中的存储器错误的错误检测单元(16)，并且在达到错误阈值时指示所述存储器模块拷贝引擎(38、56、58)将数据从已达到所述错误阈值的活动存储器管芯拷贝至空闲存储器管芯，并且指示所述地址/控制单元(36、54)将已达到所述错误阈值的所述活动存储器管芯...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。