工艺兼容去耦电容器及制造方法技术

本发明专利技术提供了一种工艺兼容去耦电容器器件及其制造方法。该去耦电容器器件包括在沉积工艺中沉积的第一介电层部分，该沉积工艺还沉积用于非易失性存储单元的第二介电层部分。使用单个掩模图案化这两部分。还提供了系统级芯片(SOC)器件，SOC包括RRAM单元和位于单个金属间介电层中的去耦电容器。还提供了用于形成工艺兼容去耦电容器的方法。该方法包括图案化顶部电极层、绝缘层和底部电极层以形成非易失性存储元件和去耦电容器。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及工艺兼容去耦电容器及其制造方法。
技术介绍
在过去几十年中，半导体集成电路行业经历了迅速发展。半导体材料与设计的技术进步产生了越来越小和更加复杂的电路。这些材料和设计的进步随着与处理和制造相关的技术同样经历技术进步而变得可能。在半导体发展的进程中，每单位面积的互连器件的数量随着可以可靠制造的最小部件尺寸的减少而增加。半导体中许多的技术进步发生在存储器件领域，其中一些涉及电容器。此外，可以在集成电路(IC)的其它应用中使用电容器，包括用于信号调节。在特定电路的操作期间，电源线可以提供相对高强度的瞬变电流。这些情况可能会引起电源线上的噪声。具体地，电源线上的电压会在瞬变电流的瞬变时间特别短或者线的寄生电感或寄生电阻较大时发生波动。为了改善这种情况，可以使用滤波或去耦电容器来作为临时电荷库，从而防止电源电压的瞬间波动。将去耦电容器集成在特定系统级芯片(SOC)(特别是包括特定类型存储器的那些)中会引起多种问题。例如，一些去耦电容器可能承受由多晶硅电容器电极板的掺杂特性引起的电容变化。这些器件可根据所施加的电压而表现出相当大的电容变化，因此具有较大的电容电压系数，并且可能具有存在问题的寄生效应。特定SOC上的去耦电容器至今不能彻底满足要求，并且可能在将来产生越来越多的问题。
技术实现思路
根据本专利技术的一个方面，提供了一种去稱电容器器件，包括:底部电极；第一介电层部分，位于底部电极上方并与底部电极物理接触，在介电层沉积工艺中沉积第一介电层部分，介电层沉积工艺还沉积非易失性存储(NVM)单元中的第二介电层部分，通过单个掩模图案化第一介电层部分和所述第二介电层部分；以及顶部电极，位于第一介电层部分上方并与第一介电层部分物理接触，使得顶部电极、第一介电层和底部电极形成去稱电容器。优选地，第二介电层部分形成NVM单元的金属-绝缘体-金属(MIM)结构中的绝缘层，MM结构进一步包括底部MIM电极和顶部MIM电极，底部MIM电极由通过第一金属工艺沉积的第一金属层形成，底部电极也由所述第一金属层形成，并且顶部MIM电极由通过第二金属工艺沉积的第二金属层形成，顶部电极也由第二金属层形成。优选地，介电层沉积工艺沉积包括NiO、TiO、HfO, ZrO, ZnO, WO3> A1203、TaO, MoO和CuO中的至少一种的介电层。优选地，第一金属层包括Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu中的至少一种；以及第二金属层包括Pt、AlCu, TiN, Au、T1、Ta、TaN, W、WN和Cu中的至少一种。优选地，电容器是平面型电容器、圆筒型电容器、条型电容器和通过双镶嵌工艺形成的电容器中的一种。根据本专利技术的另一方面，提供了一种系统级芯片(SOC)器件，包括:电阻随机存取存储器(RRAM)单元，RRAM单元包括金属-绝缘体-金属(MM)结构，MM结构包括底部MM电极、MIM绝缘层和顶部MIM电极,MIM结构位于金属间介电层中；去稱电容器,去稱电容器包括底部电容器电极、电容器绝缘层和顶部电容器电极，去耦电容器位于金属间介电层中；以及逻辑区，包括位于衬底上的多个晶体管。优选地，由第一工艺形成底部MIM电极和底部电容器电极，由第二工艺形成MIM绝缘层和电容器绝缘层，以及由第三工艺形成顶部MM电极和顶部电容器电极。优选地，MIM结构和去耦电容器使用单个掩模形成。优选地,该SOC器件进一步包括多个金属间介电层,去稱电容器和MIM结构位于多个金属间介电层的一层中。优选地，逻辑区的一部分位于去耦电容器下方，但是与去耦电容器没有导电接触。优选地,去稱电容器包括多个去稱电容器，其中，多个去稱电容器中的每一个都包括底部电容器电极、电容器绝缘层和顶部电容器电极，多个去稱电容器均位于金属间介电层中并由单个掩模形成。优选地，该SOC器件进一步包括易失性存储单元，易失性存储单元包括使用单个掩模形成的电容存储元件，电容存储元件具有由第一工艺形成的底部电容元件电极、由第二工艺形成的电容绝缘层以及由第三工艺形成的顶部电容电极。优选地，易失性存储单元是动态随机存取存储器(DRAM)单元。根据本专利技术的又一方面，提供了一种用于形成工艺兼容去耦电容器的方法，包括:形成位于金属层上方并与金属层电接触的底部电极层；在底部电极层上方形成绝缘层；在绝缘层上方形成顶部电极层；以及图案化顶部电极层、绝缘层和底部电极层，以形成非易失性存储元件的金属-绝缘体-金属(MIM)结构并形成去耦电容器。优选地，图案化顶部电极层、绝缘层和底部电极层包括使用单个掩模来形成MIM结构和去耦电容器。优选地，MIM兀件和去稱电容器基本上位于由金属间介电层限定的同一层。优选地,形成底部电极层和形成顶部电极层均包括沉积Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu中的一种的层；形成绝缘层进一步包括沉积NiO、TiO、HfO, ZrO, ZnO, WO3>Al203、Ta0、Mo0和CuO中的一种的层。优选地，该方法进一步包括:图案化顶部电极层、绝缘层和底部电极层，以同样使用单个掩模形成DRAM单元的电容存储元件。优选地，底部电极层、绝缘层和顶部电极层形成在第三金属化层的顶部和第四金属化层的顶部之间，第三金属化层是金属层。优选地，底部电极层、绝缘层和顶部电极层形成在第四金属化层的顶部和第五金属化层的顶部之间，第四金属化层是金属层。【附图说明】当参照附图阅读时，根据以下详细描述更好地理解本专利技术。需要强调的是，根据行业标准惯例，图中各个部件没有按比例绘制。事实上，为了清楚地讨论，可以任意增大或减小各个部件的尺寸。图1示出了包括MOS去耦电容器的系统级芯片(SOC)的截面图。图2示出了包括金属-绝缘体-金属(MIM)电容器的SOC的截面图。图3示出了包括在多个金属间介电层的较低层中制造的MIM电容器的SOC的截面图。图4示出了包括易失性存储单元、非易失性存储单元和MIM去耦电容器的SOC的截面图。图5示出了可以在一些SOC实施例中使用的多种MM去耦电容器类型。图6是用于在与RRAM制造工艺兼容的工艺中制造MM去耦电容器的方法的流程图。图7A至图7F是MM去耦电容器在各个制造步骤期间的截面图。上文简要描述的图中所公开各个部件使得本领技术人员更容易理解以下的详细描述。在各幅图中描述的部件在两幅或更多幅图之间共有的情况下，为了清楚地讨论而使用相同的参考标号。【具体实施方式】应该理解，以下公开提供了用于实现本专利技术不同特征的许多不同实施例和实例。以下描述了部件和配置的具体实例以简化本专利技术。当然，这些仅仅为实例而不用于限制。此夕卜，在以下描述中第一部件形成在第二部件上方或第二部件上包括第一和第二部件被形成为直接接触的实施例，并且还可以包括形成插入第一和第二部件之间的附加部件以使第一和第二部件不直接接触的实施例。为了简化和清楚的目的，图中各个部件可以按不同比例任意绘制。图1示出了系统级芯片(SOC) 100，其可以包括在单个衬底上制造的多个功能区。如图1所示，S0C100包括逻辑区110、非易失性存储(NVM)单元130和去耦电容器区150。逻辑区110可包括用于处理从非易失性存储单元130接收的信息以及用于控制NVM本文档来自技高网...

【技术保护点】
一种去耦电容器器件，包括：底部电极；第一介电层部分，位于所述底部电极上方并与所述底部电极物理接触，在介电层沉积工艺中沉积所述第一介电层部分，所述介电层沉积工艺还沉积非易失性存储(NVM)单元中的第二介电层部分，通过单个掩模图案化所述第一介电层部分和所述第二介电层部分；以及顶部电极，位于所述第一介电层部分上方并与所述第一介电层部分物理接触，使得所述顶部电极、所述第一介电层和所述底部电极形成去耦电容器。

【技术特征摘要】
2012.07.19 US 13/553,0861.一种去稱电容器器件，包括: 底部电极； 第一介电层部分，位于所述底部电极上方并与所述底部电极物理接触，在介电层沉积工艺中沉积所述第一介电层部分，所述介电层沉积工艺还沉积非易失性存储(NVM)单元中的第二介电层部分，通过单个掩模图案化所述第一介电层部分和所述第二介电层部分；以及 顶部电极，位于所述第一介电层部分上方并与所述第一介电层部分物理接触，使得所述顶部电极、所述第一介电层和所述底部电极形成去耦电容器。2.根据权利要求1所述的器件，其中，所述第二介电层部分形成所述NVM单元的金属-绝缘体-金属(MIM)结构中的绝缘层，所述MIM结构进一步包括底部MIM电极和顶部MIM电极,所述底部MIM电极由通过第一金属工艺沉积的第一金属层形成,所述底部电极也由所述第一金属层形成，并且所述顶部MIM电极由通过第二金属工艺沉积的第二金属层形成，所述顶部电极也由所述第二金属层形成。3.一种系统级芯片(SOC)器件,包括: 电阻随机存取存储器(RRAM)单元，所述RRAM单元包括金属-绝缘体-金属(MIM)结构，所述MIM结构包括底部MIM电极、MM绝缘层和顶部MIM电极，所述MIM结构位于金属间介电层中； 去耦电容器，所述去耦电容器包括底部电容器电极、电容器绝缘层和顶部电容器电极，所述去耦电容器位于所述金属间介电层中；以及 逻辑区，包括位于衬底上的多个晶体管。4.根据权利要求3所述的·...

【专利技术属性】
技术研发人员：涂国基，朱文定，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：