去耦电容器及其布局制造技术

本发明专利技术涉及去耦电容器及其布局。其中，一种器件，包括具有第一掺杂类型的第一和第二注入区域的半导体衬底。将栅极绝缘层和栅电极提供到在第一和第二注入区域之间的电阻区域的上面。第一介电层在第一注入区域上。提供接触结构，包括与栅电极导电接触的第一接触部分，至少部分该第一接触部分直接在栅电极上。第二接触的部分直接接触第一接触部分，并且直接形成在第一介电层上。第三接触部分形成第二注入区域上。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件和制造方法。
技术介绍
半导体集成电路(IC)中的电源供应线向IC中的有源和无源器件提供电流，以充电和放电。例如，当时钟转换状态时，数字互补金属氧化物半导体(CMOS)电路吸收电流。在电路的运作期间，电源线提供了一个相对高强度的瞬态电流，其可能导致电源线的电压噪声。当瞬态电流的波动时间短时，或当其寄生电感或寄生电阻大时，供电线路上的电压将会波动。IC的工作频率可以以几兆赫兹(MHz)到几千兆赫兹(GHz)的量级计算。在这种电路中，时钟信号的上升时间很短，所以供电线路中的电压波动可以非常大。当电源线向电路供电时，电源线中的非预期的电压波动会引起其内部信号噪声，并且降低噪声容限。噪声容限的降低会降低电路的可靠性，甚至导致电路故障。为了减少供电线路的电压波动的量，通常将过滤或去耦电容器用于不同的电源线的端子之间，或电源线和地线的端子之间。去耦电容器作为电荷库额外地向电路提供电流，以防止电源电 压瞬间下降。
技术实现思路
为解决上述问题，本专利技术提供了一种器件，包括:半导体衬底，具有第一掺杂类型的第一注入区域和第二注入区域；栅极绝缘层和栅电极，位于在第一注入区域和第二注入区域之间的电阻区域的上面；第一介电层，位于第一注入区域上；以及接触结构，包括 第一接触部分，与栅电极导电接触，至少一部分第一接触部分直接位于栅电极上，第二接触部分，与第一接触部分直接接触，并且直接形成在第一介电层上，以及第三接触部分，形成在第二注入区域上。其中:第一介电层的高度与栅电极的顶部表面的高度基本相同。其中:第三接触部分的底部位于与第二注入区域欧姆接触的第一接触层中，以及第三接触部分的顶部位于直接形成在第一接触层上的第二接触层中，第一接触层的高度与栅电极的顶部表面的高度基本相同；第二接触部分与第三接触部分的顶部一样形成在同一第二接触层中。其中，底部是插槽接触。该器件进一步包括第二介电层，位于第一介电层和栅电极未被第一接触部分覆盖的部分上，其中，第一接触部分、第二接触部分和第三接触部分具有与第二介电层相同的高度。其中:器件是去耦电容器，位于具有功能电路的集成电路(IC)中，功能电路具有一个或多个有源器件，一个或多个有源器件包括与器件的栅电极处于同一层的图案；第二接触部分和第三接触部分是虚拟填充图案，未连接至功能电路，从而使图案、栅电极以及第二接触部分和第三接触部分的总面积满足IC的最小密度设计规则。此外，还提供了一种集成电路(1C)，包括:半导体衬底，具有包括多个有源器件的至少一个电路，有源器件具有栅电极层；以及去耦电容器，包括:第一掺杂类型的第一注入区域和第二注入区域，位于衬底中；栅极绝缘层，位于在第一注入区域和第二注入区域之间的电阻区域的上面；以及栅电极，形成在栅极绝缘层上的栅电极层中；第一介电层，位于第一注入区域上；以及接触结构，包括:第一接触部分，与栅电极导电接触，至少一部分第一接触部分直接位于栅电极上，第二接触部分，与第一接触部分直接接触，并且直接形成在第一注入区域上面的第一介电层上，以及第三接触部分，形成在第二注入区域上。该IC进一步包括:第一掺杂类型的第三注入区域，位于衬底中，第一注入区域、第二注入区域和第三注入区域在同一行相互对准；第二栅电极，位于在第一注入区域和第三注入区域之间的第二电阻区域的上面，第一接触部分具有与第二栅电极导电接触的额外部分，其中，接触结构进一步包括形成在第三注入区域上的第四接触部分。该IC进一步包括:第一掺杂类型的第三注入区域和第四注入区域，第一注入区域和第二注入区域在第一行对准，第三注入区域和第四注入区域在第二行对准；以及第二栅电极，位于在第三注入区域和第四注入区域之间的第二电阻区域的上面，第四接触部分，至少一部分第四接触部分直接形成在第二栅电极上，第四接触部分与第二接触部分导电接触，以及第二接触部分的额外部分形成在第三注入区域的上面，第一介电层的一部分，形成在第三注入区域和第二接触部分的额外部分之间，以及第三接触部分延伸到第四注入区域的上面并与其相接触。该IC进一步包括:位于第一行中的第一掺杂类型的第五注入区域以及位于第二行中的第一掺杂类型的第六注入区域；第三栅电极，位于第一注入区域和第五注入区域之间的第三电阻区域的上面，第一接触部分具有与第三栅电极导电接触的额外部分，以及第五接触部分，形成在第五注入区域上，并且延伸至第六注入区域的上面。该IC进一步包括:互连结构，具有金属间介电层和具有用于连接有源器件的导电图案的至少一个导电线层 ，其中:第二接触部分和第三接触部分直接连接至导电线层的导电图案中的图案，以及栅电极通过第一接触部分和第二接触部分仅以间接方式连接至导电图案。其中，注入区域形成在N阱中，以及第一注入区域和第二注入区域是N+注入区域。其中，电路的一个或多个有源器件包括位于栅电极层中的图案；以及第二接触部分和第三接触部分是虚拟填充图案，未连接至电路的有源器件，从而使图案、栅电极以及第二接触部分和第三接触部分的总面积满足IC的最小密度设计规则。此外，还提供了一种方法，包括:(a)在功能器件区域外的半导体衬底的表面中形成第一掺杂类型的第一注入区域和第二注入区域，功能器件区域包含多个有源器件；(b)在第一注入区域和第二注入区域之间的电阻区域上方提供栅极绝缘层和栅电极；(C)在第一注入区域上提供第一介电层；(d)在第二注入区域上形成源极接触；(e)形成与栅电极导电接触的栅极接触，栅极接触部分的至少一部分直接位于栅电极上；以及(f)在直接位于第一注入区域上方的第一介电层上形成电容接触，电容接触与栅极接触直接接触。其中:步骤(a)包括，在衬底中形成第一掺杂类型的第三注入区域，第一注入区域、第二注入区域和第三注入区域在同一行中相互对准；步骤(e)包括，在第一注入区域和第三注入区域之间的第二电阻区域上面形成第二栅电极，栅极接触具有与第二栅电极导电接触的额外部分；以及步骤(d)进一步包括，在第三注入区域上形成第二源极接触部分。其中:步骤(a)包括，形成第一掺杂类型的第三注入区域和第四注入区域，第一注入区域和第二注入区域在第一行中对准，第三注入区域和第四注入区域在第二行中对准，其中，源电极延伸至第四注入区域的上面。其中:步骤(b)包括，在第三注入区域和第四注入区域之间的第二电阻区域上面形成第二栅电极；以及步骤(e)包括，形成与第二栅电极导电接触的第二栅极接触，至少一部分第二栅极接触直接位于第二栅电极上；步骤(f)包括，在第三注入区域上面形成第二电容接触，第二电容接触和第二栅极接触彼此相邻；将电容接触延伸，以与第二栅极接触直接接触；以及第一介电层的一部分形成在第三注入区域和第二电容接触之间。其中，步骤(d)包括:形成与第二注入区域欧姆接触的底部源极接触层，底部源极接触层的厚度与栅电极的厚度基本相同；以及在底部源极接触层上形成顶部源极接触层。其中，顶部源极接触层和电容接触在同一层中形成，以及同时执行步骤(f)和顶部源极接触层的形成。其中，步骤(e)和(f)都在底部源极接触层形成之后执行，以及栅极接触和电容接触由互不相同的材料形成。附图说明图1是单个的去耦电容器单元的平面图。图2是沿图1所示的剖面线2-2形成的截面图。图3是沿图1所示的 剖面线3-3形成的截面图。图4是图1本文档来自技高网...

【技术保护点】
一种器件，包括：半导体衬底，具有第一掺杂类型的第一注入区域和第二注入区域；栅极绝缘层和栅电极，位于在所述第一注入区域和所述第二注入区域之间的电阻区域的上面；第一介电层，位于所述第一注入区域上；以及接触结构，包括：第一接触部分，与所述栅电极导电接触，至少一部分所述第一接触部分直接位于所述栅电极上，第二接触部分，与所述第一接触部分直接接触，并且直接形成在所述第一介电层上，以及第三接触部分，形成在所述第二注入区域上。

【技术特征摘要】
2012.01.31 US 13/362,4111.一种器件，包括: 半导体衬底，具有第一掺杂类型的第一注入区域和第二注入区域； 栅极绝缘层和栅电极，位于在所述第一注入区域和所述第二注入区域之间的电阻区域的上面； 第一介电层，位于所述第一注入区域上；以及 接触结构，包括: 第一接触部分，与所述栅电极导电接触，至少一部分所述第一接触部分直接位于所述栅电极上， 第二接触部分，与所述第一接触部分直接接触，并且直接形成在所述第一介电层上，以及 第三接触部分，形成在所述第二注入区域上。2.根据权利要求1 所述的器件，其中: 所述第一介电层的高度与所述栅电极的顶部表面的高度基本相同。3.根据权利要求2所述的器件，其中: 所述第三接触部分的底部位于与所述第二注入区域欧姆接触的第一接触层中，以及所述第三接触部分的顶部位于直接形成在所述第一接触层上的第二接触层中，所述第一接触层的高度与所述栅电极的顶部表面的高度基本相同； 所述第二接触部分与所述第三接触部分的顶部一样形成在同一所述第二接触层中。4.根据权利要求3所述的器件，其中，所述底部是插槽接触。5.根据权利要求3所述的器件，进一步包括第二介电层，位于所述第一介电层和所述栅电极未被所述第一接触部分覆盖的部分上，其中，所述第一接触部分、所述第二接触部分和所述第三接触部分具有与所述第二介电层相同的高度。6.根据权利要求1所述的器件，其中: 所述器件是去耦电容器，位于具有功能电路的集成电路(IC)中，所述功能电路具有一个或多个有源器件，所述一个或多个有源器件包括与所述器件的所述栅电极处于同一层的图案； 所述第二接触部分和所述第三接触部分是虚拟填充图案，未连接至所述功能电路，从而使所述图案、所述栅电极以及所述第二接触部分和所述第三接触部分的总面积满足所述IC的最小密度设计规则。7.一种集成电路(1C)，包括: 半导体衬底，具有包括多个有源器件的至少一个电路，所述有源器件具有栅电极层；以及 去率禹电容器，包括: 第一掺杂类型的第一注入区域和第二注入区域，位于所述衬底中； 栅极绝缘层，位于在所述第一注入区域和所述第二注入区域之间的电阻...

【专利技术属性】
技术研发人员：陈重辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：