场发射器件及其制造方法技术

本发明专利技术公开了场发射器件及其制造方法。在本发明专利技术的一个实施方式中，一种电子装置包括设置在基板中的第一发射极/集电极区域和第二发射极/集电极区域。所述第一发射极/集电极区域具有第一边缘/尖端，并且所述第二发射极/集电极区域具有第二边缘/尖端。一间隙分离所述第一边缘/尖端和所述第二边缘/尖端。所述第一发射极/集电极区域、所述第二发射极/集电极区域以及所述间隙形成场发射器件。

【技术实现步骤摘要】
场发射器件及其制造方法
本专利技术总体上涉及电子装置，更具体地，涉及场发射器件及其制造方法。
技术介绍
随着电子元件随同集成电路的内部结构一同变得越来越小，就越来越容易完全损坏或不同地损伤电子元件。具体地，许多集成电路非常易受到静电放电造成的损害。通常，静电放电(ESD)是通过由直接接触造成的或者由静电场引起的在具有不同静电电位(电压)的主体之间传送静电荷。静电放电或ESD已经变成电子业的关键问题。在晶体管或其他有源或无源装置上发生ESD脉冲时，ESD脉冲的极高电压可击穿晶体管并且可潜在地造成永久性损害。结果，需要保护与集成电路的输入/输出焊盘相关的电路免受于ESD脉冲，从而使得这些电路不被损坏。由ESD事件造成的装置故障并非始终直接带来灾难或显而易见。通常，仅仅稍微削弱该装置，而使得该装置不太能够耐受正常的操作压力，因此，可造成可靠性问题。因此，在该装置内包括各种ESD保护电路以保护各种元件。根据正在保护的元件的类型，设计ESD保护电路。然而，设计ESD保护电路要求克服由于需要在不减少所需电压保护和响应时间的情况下减小装置面积而施加的多个限制。
技术实现思路
根据本专利技术的一个实施方式，一种电子装置包括设置在基板中的第一发射极/集电极区域和第二发射极/集电极区域。第一发射极/集电极区域具有第一边缘/尖端，并且第二发射极/集电极区域具有第二边缘/尖端。个间隙分离第一边缘/尖端和第二边缘/尖端。第一发射极/集电极区域、第二发射极/集电极区域以及间隙形成场发射器件。根据本专利技术的一个可选的实施方式，一种电子装置包括第一沟槽，其设置在基板中；第一空腔，其在基板中设置在第一沟槽下面；以及第二沟槽，其邻近第一沟槽。第二空腔在基板中设置在第二沟槽下面。第一空腔在第一边缘/尖端和第二边缘/尖端处与第二空腔相交。第一边缘/尖端和所述第二边缘/尖端形成场发射器件的一部分。根据本专利技术的一个可选的实施方式，一种形成电子装置的方法包括：在基板中形成第一沟槽和第二沟槽；以及通过在第一沟槽下面形成第一空腔并且在第二沟槽下面形成第二空腔，来形成第一边缘/尖端和第二边缘/尖端。第一空腔与第二空腔相交从而形成第一边缘/尖端和第二边缘/尖端。第一边缘/尖端与第二边缘/尖端相对。第一边缘/尖端和第二边缘/尖端形成第一场发射器件的一部分。附图说明为了更完整地理解本专利技术及其优点，现在参照结合附图进行的以下描述，附图中：图1A-图1D示出了根据本专利技术实施方式的ESD装置，其中，图1A示出了用于保护电路的ESD装置的示意图，其中，图1B示出了ESD保护装置的电路示意图，其中，图1C和图1D示出了ESD保护装置的结构实施方式；图2A和图2B示出了根据本专利技术可选实施方式的场发射ESD装置，其中，图2A示出了剖视图，并且其中，图2B示出了顶视图；图3A和图3B示出了根据本专利技术可选实施方式的场发射ESD装置的剖视图；图4A-图4B示出了根据本专利技术可选实施方式的场发射ESD装置，其中，图4A示出了剖视图，并且其中，图4B示出了顶视图；图5A-图5F示出了根据本专利技术实施方式的在各个制造阶段的场发射器件；图6A-图6J示出了根据本专利技术可选实施方式的在各个处理阶段的场发射器件；图7A-图7C示出了根据本专利技术的可选实施方式的场发射器件；图8A-图8G示出了根据本专利技术可选实施方式的在各个制造阶段的场发射器件；图9A-图9E示出了根据本专利技术可选实施方式的在各个制造阶段的场发射器件；图10A和图10B示出了根据本专利技术可选实施方式的在各个制造阶段的场发射器件；图11示出了根据本专利技术可选实施方式的在制造期间的场发射器件；图12A-图12D示出了根据本专利技术可选实施方式的在制造期间的场发射器件；图13A和图13B示出了根据本专利技术实施方式的包括场发射器件的芯片级封装；图14示出了根据本专利技术实施方式的包括包含场发射器件的芯片的引线框架封装；图15示出了根据本专利技术实施方式的无引线表面安装器件封装；以及图16A和图16B示出了根据本专利技术实施方式的帽式封装。不同示图中的相应数字和符号总体上表示相应部件，除非另有注明。绘出示图以清晰地示出实施方式的相关方面，并且这些示图不必按比例绘出。具体实施方式下面详细讨论各种实施方式的制造和使用。然而，应理解的是，本专利技术提供可在各种背景下实现的多个可应用的专利技术思想。所讨论的实施方式仅仅以示意的方式来制造和使用本专利技术，并不限制本专利技术的范围。虽然在下面描述为ESD装置，但是在各种实施方式中描述的场发射器件可用于其他应用。在图1A-图1D中描述了本专利技术的结构性实施方式。将使用图2A-图4B描述本专利技术的其他结构性实施方式。使用图5A-图6J以及图8A-图12D描述制造这些装置的方法的各种实施方式。使用图7A-图7C和图13A-图16B描述封装的各种实施方式。图1包括图1A-图1D，示出了根据本专利技术实施方式的ESD装置，其中，图1A示出了用于保护电路的ESD装置的示意图，其中，图1B示出了ESD保护装置的电路示意图，其中，图1C和图1D示出了ESD保护装置的结构实施方式。图1A示出了根据本专利技术实施方式的用于保护电路的ESD装置的示意图。如图1A中所示，ESD装置10并联地耦接至电路100，以在第一电压干线(rail)R1和第二电压干线R2之间保护该电路。要保护的电路100可为任何类型的电路。示例包括逻辑、模拟、混合信号、存储器、包括内部缓冲器的电源电路、驱动器等。参照图1A，在焊盘P1或P2上发生ESD脉冲时，触发ESD装置10。在一个实施方式中，焊盘P1/P2可为印刷电路板的引脚。在没有ESD脉冲时，ESD装置10处于“断开”的状态，并且不传导任何电流。在焊盘P1或P2受到ESD脉冲冲击时，ESD装置10由ESD应力电压触发为“导通”，从而将ESD电流从焊盘P1传导到焊盘P2，反之亦然。因此，通过用于保护要保护的电路100的并联ESD电路，耗散了来自ESD事件的电荷。对于有效的ESD保护，必须在电压小于正在保护的电路100的击穿电压时触发ESD装置。例如，在MOS晶体管的情况下，该击穿电压通常为栅氧化层击穿电压。因此，为了保护电路100中的MOS晶体管，必须在电压(触发电压)小于栅氧化层击穿电压时使ESD装置导通。ESD装置还必须以与ESD脉冲相同的时间尺度做出响应，该时间尺度可为几纳秒。更快的触发速度较为有利，因为这避免了ESD装置10导通前的ESD脉冲上升期间对电路100的损害。ESD装置10必须在操作温度范围之内是稳健的(robust健全的)。此外，ESD装置10的保持电压和“导通”电阻会影响保护的稳健性。更低的保持电压和更小的电阻提供更稳健的保护。然而，保持电压必须高于电路100的操作电压(VDD)，以避免妨碍其在正常的操作条件下的操作。因此，ESD装置10必须与要保护的电路100的要求匹配。例如，与用于保护低压装置的ESD装置相比，用于保护高压装置的ESD装置可能需要更高的触发和保持电压。实施方式实现快速响应(小于纳秒)，同时允许根据正在保护的电路100实现各种触发和保持电压的灵活性。在各种实施方式中，一个或多个场发射器件用于进行ESD保护。图1B示出了根据本专利技术各种实施方式的ESD装置的电路示意图。参照图1B，ESD装置10包括并本文档来自技高网...

【技术保护点】
一种电子装置，包括：第一发射极/集电极区域，所述第一发射极/集电极区域设置在基板中并具有第一边缘/尖端；第二发射极/集电极区域，所述第二发射极/集电极区域设置在所述基板中并具有第二边缘/尖端；以及间隙，分离所述第一边缘/尖端和所述第二边缘/尖端，所述第一发射极/集电极区域、所述第二发射极/集电极区域以及所述间隙形成第一场发射器件。

【技术特征摘要】
2012.07.25 US 13/558,2651.一种电子装置，包括：第一发射极/集电极区域，所述第一发射极/集电极区域设置在基板中并具有第一边缘/尖端；第二发射极/集电极区域，所述第二发射极/集电极区域设置在所述基板中并具有第二边缘/尖端；间隙，分离所述第一边缘/尖端和所述第二边缘/尖端，所述第一发射极/集电极区域、所述第二发射极/集电极区域以及所述间隙形成第一场发射器件；以及沟槽隔离区域，延伸穿过所述第一发射极/集电极区域的所述第一边缘/尖端并且延伸穿过所述第二发射极/集电极区域的所述第二边缘/尖端。2.根据权利要求1所述的装置，进一步包括：第三发射极/集电极区域，所述第三发射极/集电极区域设置在所述基板中并具有第三边缘/尖端；第四发射极/集电极区域，所述第四发射极/集电极区域设置在所述基板中并具有第四边缘/尖端；以及第二间隙，分离所述第三边缘/尖端和所述第四边缘/尖端，所述第三发射极/集电极区域、所述第四发射极/集电极区域以及所述第二间隙形成第二场发射器件，其中，所述第一场发射器件和所述第二场发射器件形成场发射器件阵列的一部分。3.根据权利要求1所述的装置，其中，所述第一边缘/尖端和所述第二边缘/尖端为尖头区域。4.根据权利要求1所述的装置，其中，所述第一边缘/尖端和所述第二边缘/尖端为楔形区域。5.根据权利要求1所述的装置，其中，所述第一边缘/尖端和所述第二边缘/尖端指向彼此。6.根据权利要求1所述的装置，其中，所述第一边缘/尖端和所述第二边缘/尖端具有相同的长度，并且其中，所述第一边缘/尖端的长度为0.5μm至1mm。7.根据权利要求1所述的装置，其中，所述基板包括半导体。8.根据权利要求7所述的装置，其中，所述半导体包括硅。9.根据权利要求1所述的装置，其中，所述基板包括金属。10.一种电子装置，包括：第一沟槽，设置在基板中；第一空腔，在所述基板中设置在所述第一沟槽下面；第二沟槽，邻近所述第一沟槽；以及第二空腔，在所述基板中设置在所述第二沟槽下面，其中，所述第一空腔与所述第二空腔相交于第一边缘/尖端和第二边缘/尖端处，并且其中，所述第一边缘/尖端和所述第二边缘/尖端形成场发射器件的一部分。11.根据权利要求10所述的装置，进一步包括：第一隔离衬，设置在所述第一沟槽的侧壁上；以及第二隔离衬，设置在所述第二沟槽的侧壁上。12.根据权利要求10所述的装置，进一步包括：覆盖层，密封所述第一沟槽和所述第二沟槽。13.根据权利要求10所述的装置，其中，所述基板为绝缘体上半导体基板，并且其中，所述第一空腔和所述第二空腔包括沿着特定晶面定向的侧壁。14.根据权利要求13所述的装置，其中，所述特定晶面包括{111}面。15.根据权利要求10所述的装置，其中，所述第一空腔和所述第二空腔包括气球状的侧壁。16.根据权利要求10所述的装置，进一步包括第一接触区域，设置在所述基板的位于所述第一沟槽和所述第二沟槽之间的主表面上，所述第一接触区域与所述第一边缘/尖端耦接。17.根据权利要求16所述的装置，进一步包括第二接触区域，设置在所述基板的所述主表面上，所述第二接触区域与所述第二边缘/尖端耦接。18.根据权利要求10所述的装置，其中，所述第一边缘/尖端和所述第二边缘/尖端为楔形区域。19.根据权利要求10所述的装置，其中，所述基板包括硅。20.根据权利要求10所述的装置，进一步包括：引线框架，包括支撑所述场发射...

【专利技术属性】
技术研发人员：阿尔方斯·德赫，卡斯滕·阿伦斯，安德烈·施门，达米安·索伊卡，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：