半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置，具备：基板(101)；载流子渡越层(103)，其由形成在基板上的III族氮化物半导体构成，使载流子在沿基板的主面的方向上渡越；势垒层(104)，其形成于载流子渡越层上，由带隙比第一III族氮化物半导体更大的第二III族氮化物半导体构成；和电极(106)，其形成于势垒层上。进而具备：帽层(105)，其形成在势垒层(104)上且形成于电极的侧方的区域，由单晶与多晶混合存在的第三III族氮化物半导体构成。

Semiconductor device and method of manufacturing the same

The invention provides a semiconductor device includes a substrate (101); the carrier transit layer (103), the formation of III nitride semiconductor on a substrate, the carrier in the direction of the main surface of the substrate along the transition; the barrier layer (104), which is formed on the carrier transit layer. A second III nitride semiconductor with band gap than the first group III nitride semiconductor larger; and the electrode (106), which is formed on the barrier layer. Further, the cap layer (105) is formed on the barrier layer (104) and formed at the lateral side of the electrode, consisting of a third III group nitride semiconductor in which a single crystal and a polycrystal are mixed.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及使用示出常关(normallyoff)特性的III族氮化物半导体的半导体装置及其制造方法，特别涉及能增大动作电流并降低接通电阻的III族氮化物半导体装置及其制造方法。
技术介绍
III族氮化物半导体，由于在其物理性特征中具有宽带隙、以及高的击穿电场和饱和电子速度这样的特长，因此面向开关设备、高输出设备以及高频设备的应用正在火热研究开发。特别是，报告了：在半导体基板上依次外延生长的利用了出现在AlxGa1-xN层(其中，x为0<x≤1)与GaN层的界面的二维电子气(2DimensionalElectronGas：下面称作2DEG)的异质结场效应晶体管(Hetero-junctionFieldEffectTransistor、略称HFET，下面仅称作FET)中，通过设为栅极凹陷(gaterecess)构造来控制阈值电压的方法(例如参照非专利文献1)、应用p型的栅极控制层的方法(例如、参照专利文献1以及专利文献2)、或通过较薄地形成作为常关势垒层的AlGaN层来实现常关动作的方法等。先行技术文献专利文献专利文献1：JP特开2006339561号公报专利文献2：JP特开2007019309号公报非专利文献非专利文献1：T.Okaetal.，“AlGaN／GaNRecessedMIS-GateHFETWithHigh-Threshold-VoltageNormally-OffOperationforPowerElectronicsApplications”，IEEEELECTRONDEVICELETTERS，VOL.29，NO.7，pp.668-670,2008专利技术的概要专利技术要解决的课题但是，非专利文献1中记载的设备中，不仅要将栅极凹陷形成区域蚀刻到AlGaN势垒层，还要蚀刻到其下的形成有沟道的GaN层，由此实现常关动作。为此，GaN层的栅极正下方的沟道电阻变高，从而接通电阻上升，存在难以大电流化这样的问题。应用p型的栅极控制层的构造的设备，虽然有栅极控制层引起的能带的提升效果，但为了实现常关化，需要使表面电阻(sheetresistance)提高某种程度，招致接通电阻的增大。另外，虽然还报告了通过对栅极正下方的AlGaN势垒层进行蚀刻而使其非常薄来实现常关的方法，但需要以数nm为单位来控制势垒层，难以在面内均匀地常关化。
技术实现思路
本专利技术鉴于所述问题而提出，目的在于，在使用III族氮化物半导体(例如、GaN、AlGaN、InGaN、InAlGaN这些以外的含GaN的混晶或层叠体)的半导体装置中，得到接通电阻低且能大电流化的半导体装置。用于解决课题的手段为了达成所述目的，本专利技术所涉及的半导体装置具备：基板；载流子渡越层，其由形成在基板上的第一III族氮化物半导体构成，且其中载流子在沿基板的主面的方向上渡越；势垒层，其形成于载流子渡越层上，由带隙比第一III族氮化物半导体更大的第二III族氮化物半导体构成；电极，其形成在势垒层上；和帽层，其形成在势垒层上且形成在电极的侧方的区域，由单晶与多晶混合存在的第三III族氮化物半导体构成。根据本专利技术的半导体装置，通过在形成于势垒层上的帽层中使用单晶与多晶混合存在的第三III族氮化物半导体，从而帽层能对载流子渡越层赋予极化。由于通过该极化效果从而在势垒层与载流子渡越层之间的界面产生高浓度的载流子，因此能实现半导体装置的接通电阻的降低和电流量的增大。本专利技术所涉及的半导体装置的制造方法具备：在基板上形成由第一III族氮化物半导体构成的载流子渡越层的工序；在载流子渡越层上形成由第二III族氮化物半导体构成的势垒层的工序；形成由第三III族氮化物半导体构成的帽层，使得覆盖势垒层的工序；选择性地除去帽层的一部分的工序；在除去帽层的一部分的工序后在势垒层上形成电极的工序，帽层通过有机金属化学气相沉积(MOCVD)法形成，帽层的形成温度低于载流子渡越层的形成温度以及势垒层的形成温度。根据本专利技术的半导体装置的制造方法，通过MOCVD法，使帽层的形成温度低于载流子渡越层的形成温度以及势垒层的形成温度，由此能在形成帽层的第三III族氮化物半导体中使单晶和多晶混合存在。由此，帽层能对载流子渡越层赋予极化。由于通过该极化效果能在势垒层与载流子渡越层的界面产生高浓度的载流子，因此能实现半导体装置的接通电阻的降低和电流量的增大。专利技术效果根据本专利技术所涉及的使用III族氮化物半导体的半导体装置及其制造方法，由于能在载流子渡越层中产生高密度的载流子，因此，能实现接通电阻的降低和动作电流的增大。附图说明图1是表示本专利技术的第一实施方式所涉及的半导体装置的示意的截面图。图2(a)～图2(d)是表示第一实施方式所涉及的半导体装置的制造方法的按工序次序的截面图。图3是表示第一实施方式所涉及的半导体装置中的包含低温生长AlN层的层构造的截面图。图4是表示第一实施方式所涉及的半导体装置中的GaN层与低温AlN层的界面附近的表面载流子浓度的低温AlN层的厚度以及生长温度依赖性的图表。图5A是第一实施方式所涉及的半导体装置，是表示图5B以及图5C所示的采用透射电子显微镜(TEM)进行观察的位置的示意截面图。图5B是表示图5A的区域A中的透射电子显微镜(TEM)的观察结果的照片。图5C是表示图5A的区域B中的透射电子显微镜(TEM)的观察结果的照片。图6是说明第一实施方式所涉及的半导体装置中的低温AlN层中的单晶AlN的特性的示意的截面图。图7是表征第一实施方式所涉及的半导体装置中的帽层的有无、帽层的组成以及形成方法、与表面载流子浓度的关系的图表。图8是将第一实施方式所涉及的半导体装置中的电流-电压特性与现有的半导体装置比较而示出的图表。图9(a)以及图9(b)是表征在第一实施方式所涉及的半导体装置中势垒层厚的情况下和薄的情况下各自的载流子浓度分布的图表。图10是将第一实施方式的1个变形例所涉及的半导体装置中的栅极电极的附近区域放大的示意截面图。图11是表示本专利技术的第二实施方式所涉及的半导体装置的示意截面图。图12A是将第二实施方式的第一变形例所涉及的半导体装置中的栅极电极的附近区域放大的示意的截面图。图12B是将第二实施方式的第二变形例所涉及的半导体装置中的栅极电极的附近区域放大的示意的截面图。图12C是表示第二实施方式的第三变形例所涉及的半导体装置的示意的截面图。图13是表示本专利技术的第三实施方式所涉及的半导体装置的示意截面图。图14(a)～图14(e)是表示第三实施方式所涉及的半导体装置的制造方法的按工序次序的截面图。图15(a)～图15(e)是表示第三实施方式所涉及的半导体装置的制造方法的1个变形例的按工序次序的截面图。图16是表示本专利技术的第四实施方式所涉及的半导体装置的示意的截面图。图17(a)～图17(c)是表示第四实施方式所涉及的半导体装置的制造方法的按工序次序的截面图。图18(a)以及图18(b)是表示第四实施方式所涉及的半导体装置的制造方法的按工序次序的截面图。图19(a)～图19(c)是表示第四实施方式所涉及的半导体装置的制造方法的第一变形例的按工序次序的截面图。图20(a)以及图20(b)是表示第四实施方式所涉及的半导体装置的制造方法的第一变形例的按工序本文档来自技高网...

【技术保护点】
一种半导体装置，具备：基板；载流子渡越层，其由形成在所述基板上的第一III族氮化物半导体构成，且其中载流子在沿所述基板的主面的方向上渡越；势垒层，其形成在所述载流子渡越层上，由带隙比所述第一III族氮化物半导体更大的第二III族氮化物半导体构成；电极，其形成在所述势垒层上；和帽层，其形成在所述势垒层上且形成在所述电极的侧方区域，由单晶与多晶混合存在的第三III族氮化物半导体构成。

【技术特征摘要】
【国外来华专利技术】2011.06.13 JP 2011-131581;2012.02.24 JP 2012-03841.一种半导体装置，具备：基板；载流子渡越层，其由形成在所述基板上的第一III族氮化物半导体构成，且其中载流子在沿所述基板的主面的方向上渡越；势垒层，其形成在所述载流子渡越层上，由带隙比所述第一III族氮化物半导体更大的第二III族氮化物半导体构成；欧姆电极，其形成在所述势垒层上；和帽层，其形成在所述势垒层上且形成在所述欧姆电极的侧方区域，由单晶与多晶混合存在的第三III族氮化物半导体构成，所述单晶继承所述势垒层的结晶构造。2.根据权利要求1所述的半导体装置，其中，所述帽层在沿与所述势垒层之间的界面的方向上部分地形成单晶区域。3.根据权利要求1所述的半导体装置，其中，所述帽层，在与所述势垒层之间的界面上，遍及整个面或呈岛状且在厚度方向不均匀地形成单晶区域。4.根据权利要求2或3所述的半导体装置，其中，所述单晶区域与所述势垒层相接。5.根据权利要求4所述的半导体装置，其中，所述帽层由氮化铝即AlN构成，所述势垒层由AlxGa1-xN构成，其中，0＜x≤1，所述载流子渡越层由GaN构成。6.根据权利要求4所述的半导体装置，其中，所述半导体装置还具备形成在所述势垒层之上的栅极电极，所述势垒层中所述栅极电极的下侧部分的厚度小于所述栅极电极的侧方部分的厚度。7.根据权利要求1所述的半导体装置，其中，所述帽层由从所述势垒层侧起层叠为单晶层和多晶层而成的双层构造构成。8.根据权利要求1所述的半导体装置，其中，所述帽层由含铝Al的III族氮化物半导体构成。9.根据权利要求8所述的半导体装置，其中，所述帽层中与所述基板相反侧的面被氧化。10.根据权利要求1～3、7～9中任一项所述的半导体装置，其中，所述帽层由氮化铝即A1N构成，所述势垒层由AlxGa1-xN构成，其中，0＜x≤1，所述载流子渡越层由GaN构成。11.根据权利要求10所述的半导体装置，其中，所述半导体装置还具备形成在所述势垒层之上的栅极电极，所述势垒层中所述栅极电极的下侧部分的厚度小于所述栅极电极的侧方部分的厚度。12.根据权利要求1所述的半导体装置，其中，所述半导体装置还具备：隔离层，其被设于所述载流子渡越层与所述势垒层间，由单晶的氮化铝即A1N构成。13.根据权利要求1所述的半导体装置，其中，所述半导体装置还具备形成在所述势垒层之上的栅极电极，所述半导体装置还具备：p型的III族氮化物半导体层，其被设于所述势垒层与所述栅极电极之间。14.根据权利要求13所述的半导体装置，其中，所述p型的III族氮化物半导体层由AlxGa1-xN构成，其中，0≤x≤1。15.根据权利要求1所述的半导体装置，其中，所述半导体装置还具备形成在所述势垒层之上的栅极电极，所述半导体装置还具备：绝缘层，其被设于所述势垒层与所述栅极电极之间。16.根据权利要求15所述的半导体装置，其中，所述绝缘层由氧化铝即Al2O3构成。17.根据权利要求1～3、7～9、12中任一项所述的半导体装置，其中，所述半导体装置还具备形成在所述势垒层之上的栅极电极，所述势垒层中所述栅极电极的下侧部分的厚度小于所述栅极电极的侧方部分的厚度。18.根据权利要求13～16中任一项所述的半导体装置，其中，所述势垒层中所述栅极电极的下侧部分的厚度小于所述栅极电极的侧方部分的厚...

【专利技术属性】
技术研发人员：根来升，梅田英和，平下奈奈子，上田哲三，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：