半导体器件及半导体器件的制造方法技术

本发明专利技术涉及半导体器件及半导体器件的制造方法。该半导体器件的制造方法包括在半导体本体中形成沟槽。所述方法进一步包括通过等离子体掺杂来经由沟槽的侧壁掺杂半导体本体的一部分。

【技术实现步骤摘要】
半导体器件及半导体器件的制造方法
本专利技术涉及半导体领域，更具体地，涉及半导体器件及半导体器件的制造方法。
技术介绍
半导体应用中的关键组件是固态开关。例如，开关打开并关闭汽车应用或工业应用的负载。固态开关通常包括例如场效应晶体管（FET）如金属氧化物半导体FET（MOSFET）或绝缘栅双极型晶体管（IGBT）。对固态开关的关键需求是低导通状态电阻（Ron）和高击穿电压（Vbr）。最大程度降低导通状态电阻通常以降低击穿电压为代价。因此，必须满足Ron与Vbr之间的权衡。超结结构广泛用于改善导通状态电阻与击穿电压之间的权衡。在传统的n沟道超结器件中，交替的n掺杂区域和p掺杂区域替换一个相对低的n掺杂漂移区。在导通状态下，电流流过降低Ron的超结器件的n掺杂区域。在断开或闭锁状态下，p掺杂区域和n掺杂区域彼此耗尽或彼此补偿以提供高Vbr。补偿结构设计是改善Ron与Vbr之间的权衡的一个关键因素。因此，需要一种具有改善的补偿结构设计的超结器件的制造方法及超结器件。
技术实现思路
根据半导体器件的制造方法的一个实施方式，该方法包括在半导体本体中形成沟槽。该方法进一步包括通过等离子体掺杂来经由沟本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：在半导体本体中形成沟槽；以及通过等离子体掺杂来经由所述沟槽的侧壁掺杂所述半导体本体的一部分。

【技术特征摘要】
2012.06.05 US 13/488,5241.一种半导体器件的制造方法，包括：在半导体本体中形成沟槽；通过等离子体掺杂来经由所述沟槽的侧壁掺杂所述半导体本体的一部分；以及在所述半导体本体的掺杂部分上形成第一半导体层，其中，所述半导体本体包括第一导电类型的漂移区，并且其中通过等离子体掺杂来掺杂所述半导体本体的所述一部分包括利用第一导电类型的掺杂剂来掺杂所述半导体本体的所述一部分，所述方法进一步包括：利用与所述第一导电类型互补的第二导电类型的掺杂剂通过等离子体掺杂来掺杂所述第一半导体层。2.根据权利要求1所述的方法，其中，所述半导体器件具有至少100V的击穿电压。3.根据权利要求1所述的方法，其中，通过等离子体掺杂来掺杂所述半导体本体的所述一部分包括以5x1011cm-2至5x1012cm-2的剂量经由所述沟槽的侧壁将掺杂剂引入所述半导体本体的所述一部分。4.根据权利要求1所述的方法，其中，通过等离子体掺杂来掺杂所述半导体本体的一部分包括在100μs至10ms的范围内调整直流电压脉冲距离。5.根据权利要求1所述的方法，其中，通过等离子体掺杂来掺杂所述半导体本体的一部分包括在0.5μs至20μs的范围内调整直流电压脉冲宽度。6.根据权利要求1所述的方法，其中，通过等离子体掺杂来掺杂所述半导体本体的所述一部分包括调整直流电压脉冲上升时间小于0.1μs。7.根据权利要求1所述的方法，进一步包括用绝缘材料填充所述沟槽。8.根据权利要求1所述的方法，进一步包括用半导体材料填充所述沟槽。9.根据权利要求1所述的方法，其中，在所述半导体本体的掺杂部分上形成所述第一半导体层包括通过横向外延或低温化学气相沉积形成硅层。10.根据权利要求1所述的方法，其中，在所述半导体本体的掺杂部分上形成所述第一半导体层包括：在所述半导体本体的掺杂部分上形成非晶硅层；以及通过热处理使所述非晶硅层结晶。11.根据权利要求1所述的方法，进一步包括在所述半导体...

【专利技术属性】
技术研发人员：彼得·伊尔西格勒，汉斯约阿希姆·舒尔茨，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：