硬盘供电电路制造技术

一种硬盘供电电路，包括一主控电路及若干断电开关控制电路。该主控电路用于接收各硬盘的工作状态信号，并根据接收的各硬盘的工作状态信号输出对应的控制信号。每一断电开关控制电路连接电源与一硬盘连接器之间，每一断电开关控制电路用于接收来自主控电路的一控制信号以对应连接或断开电源与硬盘连接器。上述硬盘供电电路可停止为已损坏的硬盘供电。

【技术实现步骤摘要】
硬盘供电电路
本专利技术涉及一种硬盘供电电路。
技术介绍
由于科技的发展，各种软件以及数据的可视化，使得我们需要存储的数据容量越来越大，从而使得对硬盘容量的需求也越来越大，并且硬盘容量增加的同时，硬盘的读写速度也在成倍的增加，这样就增加了硬盘的功耗。当我们正常使用硬盘的时候，硬盘在耗电，但是当硬盘损坏的时候，硬盘同样在耗电，这样与我们节能有一定的悖逆。
技术实现思路
鉴于以上内容，有必要提供一种硬盘供电电路，其可停止为已损坏的硬盘供电。一种硬盘供电电路，包括：一主控电路，用于接收各硬盘的工作状态信号，并根据接收的各硬盘的工作状态信号输出对应的控制信号；若干断电开关控制电路，其中每一断电开关控制电路连接电源与一硬盘连接器之间，每一断电开关控制电路用于接收来自主控电路的一控制信号以对应连接或断开电源与硬盘连接器；以及若干重上电逻辑电路，每一重上电逻辑电路用于侦测硬盘连接器上是否有更换硬盘，每一重上电逻辑电路包括一反相器及一芯片，所述反相器的输入端与一硬盘连接器的接地端相连，所述反相器的输入端还通过第一电阻与第三电源相连，所述反相器的输出端与芯片的第一输入引脚相连，所述芯片的第二输入引脚与硬盘连接器的接地端相连，所述芯片的第一输出引脚与主控芯片的第三组输入/输出引脚中的一个相连，所述芯片的第二输出引脚空置。上述硬盘供电电路通过主控电路侦测各硬盘的工作状态，并在硬盘损坏时通过断电开关控制电路断开电源与硬盘之间的连接。附图说明图1是本专利技术硬盘供电电路的较佳实施方式的方框图。图2及3是图1中硬盘供电电路的电路图。主要元件符号说明主控电路12断电开关控制电路15硬盘16重上电逻辑电路18电源20主板2芯片U1、U7反相器U6电容C1-C4电阻R1、R2场效应管Q1、Q2硬盘连接器J1如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式下面结合附图及较佳实施方式对本专利技术作进一步详细描述：请参考图1，本专利技术硬盘供电电路的较佳实施实施方式包括主控电路12、若干断电开关控制电路15以及若干重上电逻辑电路18。在现在的服务器中，硬盘控制器在控制硬盘的同时，会通过通用串行输入/输出(SGPIO)引脚将各硬盘的工作状态信息传送出来。本实施方式中，所述主控电路12用于接收SGPIO引脚所输出的各硬盘16的工作状态信号，并根据接收的各硬盘16的工作状态信号输出控制信号至对应的断电开关控制电路15。每一断电开关控制电路15连接于电源20与一硬盘16之间，用于根据接收的控制信号断开或连接电源20与硬盘16。具体而言，当主控电路12判断服务器中的某一硬盘16损坏时，主控电路12即会发送对应的控制信号至断电开关控制电路15以断开电源20与该硬盘16之间的连接。每一重上电逻辑电路18用于侦测用户是否将损坏的硬盘进行更换，并在用户更换硬盘时输出对应的侦测信号至主控电路12，所述主控电路12则会发送控制信号至断电开关控制电路15以使得电源为更换之后的硬盘供电。本实施方式中，以服务器包括四个硬盘为例进行说明，则本实施方式中，所述硬盘供电电路包括四个断电开关控制电路15以及四个重上电逻辑电路18。请参考图2，所述主控电路12包括一主控芯片U7，所述主控芯片U7的第一组输入/输出引脚IO1-IO4与一主板2相连，以接收各硬盘的工作状态信号。所述主控芯片U7的第二组输入/输出引脚IO23-IO26分别用于输出四个控制信号HDD3_PWR、HDD2_PWR、HDD1_PWR、HDD0_PWR，所述主控芯片U7的第三组输入/输出引脚IO19-IO22分别与四个重上电逻辑电路18相连，以侦测硬盘连接器是否有更换硬盘。所述主控芯片U7的其他输入/输出引脚空置。当然，其他实施方式中，当服务器内包括多个硬盘的时候，所述主控芯片U7的其他输入/输出引脚则可以进行扩展。所述主控芯片U7的电源引脚VCC1-VCC4均与电源Vcc相连，还分别通过电容C1-C4接地。所述主控芯片U7的接地引脚GND1-GND6接地。请参考图3，每一断电开关控制电路15包括两场效应管Q1、Q2，所述场效应管Q1的栅极与主控芯片U7的第二组输入/输出引脚IO23-IO26的一个引脚相连，以接收对应的控制信号HDD3_PWR、HDD2_PWR、HDD1_PWR或HDD0_PWR。所述场效应管Q2的栅极与场效应管Q1的栅极相连。所述场效应管Q1的源极与电源P5V相连，所述场效应管Q2的源极与电源P12V相连。所述场效应管Q1及Q2的漏极与硬盘连接器J1的电源端VCC1及VCC2相连。每一重上电逻辑电路18包括一反相器U6及一芯片U1。所述反相器U6的输入端与硬盘连接器J1的接地端GND相连，所述反相器U6的输入端还通过电阻R1与电源Vcc相连。所述硬盘连接器J1的其他引脚在此不再赘述，其与现有服务器内的硬盘连接器相同。所述反相器U6的输出端与芯片U1的输入引脚相连。所述芯片U1的输入引脚与硬盘连接器J1的接地端GND相连，所述芯片U1的电源引脚VCC与电源Vcc相连，时钟引脚CLK及输出引脚D通过电阻R2接地，接地引脚GND接地，输出端Q与主控芯片U7的第三组输入/输出引脚IO19-IO22中的一个相连。所述芯片U1的输出端空置。下面将对上述硬盘供电电路的工作原理进行说明：服务器开机时，所述主控芯片U7的第二组输入/输出引脚IO23-IO26默认输出高电平的控制信号HDD3_PWR、HDD2_PWR、HDD1_PWR及HDD0_PWR。此时，每一断电开关控制电路15中的场效应管Q1及Q2均接收到高电平信号而导通，即将电源P5V及P12V均传输至对应的硬盘连接器。所述主控芯片U7第一组输入/输出引脚IO1-IO4接收四个硬盘的工作状态信号，并在硬盘损坏时通过其第二组输入/输出引脚IO23-IO26输出对应的控制信号，比如当第一硬盘损坏时，所述主控芯片U7的输入/输出引脚IO26输出低电平的控制信号HDD0_PWR至对应的场效应管Q1及Q2，此时，场效应管Q1及Q2截止，即停止输出电源P5V及P12V至损坏的硬盘。当其中一个硬盘损坏时且断电开关控制电路15停止对该损坏的硬盘供电后，用户一般需要将该损坏的硬盘取出并重新插入一硬盘。根据硬盘连接器的连接关系可知，当硬盘插入硬盘连接器的时候，硬盘连接器的接地端GND将输出低电平信号；当硬盘被取出时，硬盘连接器的接地端GND将输出高电平信号。如此可知，当硬盘被取出时，芯片U1的输入引脚接收到低电平信号、输入引脚接收到高电平信号。此时，芯片U1的输出端Q将输出低电平信号HDD0_OK，即断电开关控制电路15仍然停止为硬盘连接器供电。当用户再次插上硬盘的时候，芯片U1的输入引脚CLR接收到高电平信号、输入引脚PRE接收到低电平信号。此时，芯片U1的输出端Q将输出高电平信号HDD0_OK，主控芯片U7将会检测到芯片U1的输出端Q输出的信号HDD0_OK具有一上升沿，之后，主控芯片U7将会对对应的控制信号HDD0_PWR进行重写，即将该控制信号HDD0_PWR恢复至默认状态(高电平)，从而使得断电开关控制电路15重新为硬盘连接器供电。本文档来自技高网...

【技术保护点】
一种硬盘供电电路，包括：一主控电路，用于接收各硬盘的工作状态信号，并根据接收的各硬盘的工作状态信号输出对应的控制信号；以及若干断电开关控制电路，其中每一断电开关控制电路连接于电源与一硬盘连接器之间，每一断电开关控制电路用于接收来自主控电路的一控制信号以对应连接或断开电源与硬盘连接器。

【技术特征摘要】
1.一种硬盘供电电路，包括：一主控电路，用于接收各硬盘的工作状态信号，并根据接收的各硬盘的工作状态信号输出对应的控制信号；若干断电开关控制电路，其中每一断电开关控制电路连接于电源与一硬盘连接器之间，每一断电开关控制电路用于接收来自主控电路的一控制信号以对应连接或断开电源与硬盘连接器；以及若干重上电逻辑电路，每一重上电逻辑电路用于侦测硬盘连接器上是否有更换硬盘，每一重上电逻辑电路包括一反相器及一芯片，所述反相器的输入端与一硬盘连接器的接地端相连，所述反相器的输入端还通过第一电阻与第三电源相连，所述反相器的输出端与芯片的第一输入引脚相连，所述芯片的第二输入引脚与硬盘连接器的接地端相连，所述芯片的第一输出引脚与主控芯片的第三组输入/输出引脚中的一个相连，所述芯片的第二输出引脚空置。2.如权利要求1所述的硬盘供电电路，其特征在于：当重上电逻辑电路侦测到硬盘连接器上有更换硬盘时，所述重上电逻辑电路发送侦测信号至主控电路，所述主控电路发送对应的控制信号给断电开关控制电路以连接电源与该硬盘连接器。3.如权利要求2所述的硬盘供电电路，其特征在于：所述主控电路包括一主控芯片，所述主控芯片的第一组输入/输出引脚与一主板相连，以接收各硬盘的工作状态信号，所述主控芯片的第二组输入/输出引脚分别用于输出控制...

【专利技术属性】
技术研发人员：田波，吴亢，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：