硅纳米管MOSFET制造技术

一种纳米管MOSFET器件及其制作方法用来延伸器件缩减规划而又维持良好短沟道效应并且提供有竞争力的驱动电流。纳米管MOSFET器件包括：同心管形内（61）和外栅极（50），被管形成形的外延生长的硅层相互分离；以及源极（35）和漏极（31），分别被包围管形内和外栅极的间隔物（51，41）分离。形成纳米管MOSFET器件的方法包括：在衬底上形成圆柱形成形的Si层（30）；形成包围圆柱形Si层（30）并且在底部间隔物（41）与顶部间隔物（51）之间定位的外栅极；在顶部间隔物上生长与圆柱形成形的Si层的部分相邻的硅外延层；蚀刻圆柱形成形的Si的内部分从而形成空心圆柱体；在内圆柱体的底部形成内间隔物；通过填充空心圆柱体的部分来形成内栅极；形成与内栅极相邻的侧壁间隔物；并且蚀刻用于接入和接触外栅极和漏极的深沟槽。

【技术实现步骤摘要】
【国外来华专利技术】硅纳米管MOSFET
本专利技术涉及金属氧化物半导体管形场效应晶体管（MOSFET）结构，并且更具体地涉及一种Si纳米管MOSFET器件及其制造方法。
技术介绍
基于硅的金属氧化物半导体场效应晶体管（MOSFET）的连续缩减已经有助于半导体技术的不断发展。随着器件标度逼近纳米范围，半导体器件的进一步升级面临各种挑战。一些挑战源于在原子尺度的材料性质诸如的量子机械性质，诸如栅极隧道电流。一些其它挑战源于材料性质的随机性质，诸如在微观标度的掺杂物浓度波动以及在半导体结的所得阈值电压和漏电流展开。半导体技术这些挑战和其它挑战已经恢复对具有非常规几何形状的半导体器件的兴趣。为了增强互补金属氧化物半导体（CMOS）器件的性能而开发的并且在高级半导体器件中广泛使用的一种技术解决方案是绝缘体上硅（SOI）技术。尽管SOIMOSFET通常赋予较具有可比较尺度并且通过在本体与其它MOSFET部件之间提供更高接通电流和更低寄生电容在体衬底上构建的MOSFET而言的优点，但是SOIMOSFET往往由于“历史效应”或者“浮置本体效应”而在器件操作中具有更少一致性，在该效应中，本体的电势并且可能SOIMOSFET的接通定时和接通电流依赖于SOI-MOSFET的以往历史。另外，漏电流电平也依赖于浮置本体的电压，这在低功率SOIMOSFET的设计中带来挑战。SOIMOSFET的本体存储依赖于器件历史的电荷，因此变成“浮置”本体。这样，SOIMOSFET表现难以预期和控制并且随时间变化的阈值电压。本体电荷存储效应造成动态亚阈值电压（亚Vt）泄漏和在几何形状相同的相邻器件之间的阈值电压（Vt）未匹配。在诸如静态随机存取存储器（SRAM）单元之类的应用中尤为关注SOIMOSFET中的浮置本体效应，在这些应用中，阈值电压（Vt）匹配随着操作电压继续下降而极为重要。浮置本体也带来传输门器件的泄漏问题。其中关注复制本体效应的另一示例半导体器件是如在逻辑门中使用的侵蚀型SOIMOSFET结构，在这些结构中，在堆叠中向上更高的SOIMOSFET器件的传导状态受存储的本体电荷强烈地影响从而造成减少可用于这些器件的栅极到源极电压过驱动。其中浮置本体控制至关重要的更多其它示例实施例是用于电流监视电路中的SRAM电路和电流驱动的感测放大器。与SOIMOSFET关联的另一问题涉及高电流流量由于I2R定律而引起的自加热。由于BOX具有更低导热率，所以SOI中的热量继续增长从而引起载流子到载流子散射，这又导致驱动电流下降。鉴于上文，存在对能够最小化浮置本体效应、自加热效应以便提供一致性能的半导体器件的需要。另外，存在对一种有利地运用浮置本体效应以执行有用功能的半导体结构及其新制造方法的需要。此外，在业内存在对一种较现有半导体器件而言能够通过例如增加每单位器件面积的接通电流来提高性能的半导体器件的需要。附图说明将结合附图最好地理解以下具体描述，通过示例给出而未旨在于使本专利技术限于该具体描述，在附图中：图1示出纳米管FET器件的初始制造过程步骤的侧视图的截面，该图示出SOI衬底；图2是在SOI衬底的顶表面上沉积的覆盖硬掩模层的侧视图的截面图；图3描绘向下竖直蚀刻顶部层的一部分从而留下台面结构，该台面结构具有由上述覆盖层的二维形状预定的结构的形状；图4示出通过沉积氧化物并且蚀刻背面来创建的牺牲氧化硅层；图5图示形成管的外侧；图6示出在半导体结构的表面上和在覆盖台面的顶部上形成的外栅极氧化物电介质；图7描绘在电介质层上沉积外栅极电极；图8示出部分地去除外栅极电极和栅极氧化物电介质层、继而沉积电介质层以形成间隔物；图9描绘牺牲层包围上述电介质层，继而平坦化；图10图示部分地去除上述电介质从而暴露覆盖物；图11图示去除剩余牺牲层，继而通过横向外生长来生长单硅层；图12示出部署和平坦化TEOS层；图13示出所有层暴露台面；图14描绘通过若干层挖掘沟槽以形成空心管；图15图示在沟槽的竖直壁上沉积栅极电介质层而在沟槽的水平底表面上形成电介质层；图16图示通过用传导材料填充沟槽来形成的内栅极；图17示出在准备形成接触时部署电介质层、形成包围内栅极的侧壁间隔物；图18和图19示出其中已经形成接触的最终Si纳米管器件的侧视图，该Si纳米管器件包括填充在接触之间的空间的电介质层，其中图18示出沿着标注为A-A’的切割线（见图20）的侧视图，而图19示出沿着标注为B-B’的切割线（见图20）的侧视图；图20示出俯视图，该俯视图描绘本专利技术的最终结构的一个实施例，该图示出源极、漏极、内栅极和外栅极以及在它们之间用电介质填充的空间；图21是完成的纳米管MOSFET的3D透视图，该图图示内和外栅极，示出后者分别被间隔物从FET的漏极和源极分离；并且图22示出纳米管MOSFET的又一3D透视图，其中内栅极由管形内栅极氧化物包围，该内栅极氧化物又由管形Si层包围。为了清楚起见，去除源极层。
技术实现思路
在本专利技术的一个实施例的一个方面中，在具有内栅极和外栅极的管形配置中提供一种金属半导体场效应晶体管（MOSFET）。在一个实施例中，该方法包括形成具有高掺杂的材料层的竖直管形的硅上硅。高掺杂的区域有利地用作管形晶体管的漏极侧延伸区域。沉积硬掩模以限定管的内区域。使用反应离子蚀刻（RIE）和选择性蚀刻的序列来形成由栅极电介质（常规SiO2或者高K）和栅极材料（多晶硅或者金属栅极）构成的外栅极堆叠。使用RIE来形成管的内区域。继而离子注入以形成源极或者漏极延伸。在内管中，沉积电介质和栅极材料以形成内栅极堆叠。通过使用自对准来外延生长Si以形成源极区域。最后使用自对准和深沟槽蚀刻来使内栅极、外栅极、源极和漏极硅化物化并且形成接触。在一个实施例的一个方面中，内栅极电极和外栅极电极可以相对于管形半导体结构的本体用相同电压极性操作，以在管的两侧上产生反转层并且减少浮置本体效应并且实现更严密沟道控制。备选地，内栅极电极和外栅极电极可以相对于管形半导体结构的源极用相反极性操作，以在管形半导体结构的一侧上产生反转层而在另一侧上产生累积层，从而放大浮置本体效应并且纳米管晶体管可以作为存储器器件存储电荷。在又一方面中，本专利技术的一个实施例提供一种纳米管MOSFET器件，该纳米管MOSFET器件包括：管形Si层包围的管形内栅极；包围Si层的管形外栅极；以及源极和漏极，分别被包围管形内栅极和外栅极的间隔物分离。在又一方面中，一个实施例提供一种形成纳米管MOSFET器件的方法，该方法包括：在衬底上形成圆柱形的Si层；形成包围圆柱形Si层并且在底部间隔物与顶部间隔物之间定位的外栅极；在顶部间隔物上生长与圆柱形的Si层的部分相邻的硅外延层；蚀刻圆柱形成形的Si的内部分从而形成空心圆柱体；在内圆柱形的底部形成内间隔物；通过填充空心圆柱体的部分来形成内栅极；形成与内栅极相邻的侧壁间隔物；并且蚀刻用于取用和接触外栅极和漏极的深沟槽。具体实施方式这里公开本专利技术的具体实施例；然而将理解，公开的实施例仅举例说明可以在各种形式中体现的本专利技术。此外，结合本专利技术的各种实施例给出的示例中的每个示例旨在于示例而非限制。另外，附图未必按比例，可以夸大一些特征以示出特定部件的细节。因此，将不解释这里公开的具体结构和功能细节为限制而仅为用于教导本领域技术人员本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.02.28 US 13/036,2921.一种纳米管MOSFET器件，包括：圆柱形的内栅极和管形的外栅极(61，50)，被Si层(30)相互分离，所述外栅极在底部间隔物(41)与顶部间隔物(51)之间定位；源极(35)和漏极(31)，分别被包围所述内栅极和外栅极的顶部间隔物(51)和底部间隔物(41)分离；所述源极是在所述顶部间隔物(51)上形成的与所述Si层(30)的部分相邻的硅外延层；在所述圆柱形的内栅极的底部形成的内间隔物。2.如权利要求1所述的纳米管MOSFET器件，还包括与所述内栅极和外栅极以及所述源极和漏极一体的硅衬底。3.如权利要求2所述的纳米管MOSFET器件，其中所述衬底是SOI衬底。4.如权利要求2所述的纳米管MOSFET器件，其中所述衬底由体硅制成。5.如权利要求1所述的纳米管MOSFET器件，其中所述Si层具有管形形状。6.如权利要求3所述的纳米管MOSFET器件，其中所述SOI衬底包括具有范围从1.0nm至20nm的厚度的层。7.如权利要求1所述的纳米管MOSFET器件，其中所述外栅极具有管形形状，并且其中所述管的外侧由氧化物层包围。8.如权利要求7所述的纳米管MOSFET器件，其中所述外栅极包括栅极电介质和栅极材料，并且其中所述栅极电介质由氧化物或者氮氧化物制成。9.如权利要求1所述的纳米管MOSFET器件，还包括形成由电介质和栅极材料制成的堆叠的内栅极。10.如权利要求1所述的纳米管MOSFET器件，其中所述源极由自对准的外延生长硅制成。11.一种形成纳米管MOSFET器件的方法，包括：在衬底上形成圆柱形成形的Si层(30)；形成在底部间隔物(41)与顶部间隔物(51)之间定位的包围所述圆柱形Si层(30)的外...

【专利技术属性】
技术研发人员：D·G·特克莱布，T·H·亨，J·W·斯莱特，D·奇达姆巴拉奥，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：