电平移位电路以及利用电平移位电路的半导体装置制造方法及图纸

一种电平移位电路以及利用电平移位电路的半导体装置。该电平移位电路用以当具有一第一电平的一数据输入信号存储于一锁存器后，通过一输出反相器输出具有一第二电平的一数据输出信号，其中上述电平移位电路包括，一电平设定电路，当上述输出数据信号具有一低电压电平时，根据上述输入数据信号的变化将上述输出数据信号设定为一低电压电平。上述电压电平电路耦接至一输出反相器的一输出端，且具有一漏极以及一源极耦接至接地端的一NMOS晶体管，且其中当上述输入数据信号为一高电压位时，上述NMOS晶体管导通。

【技术实现步骤摘要】
电平移位电路以及利用电平移位电路的半导体装置
本专利技术涉及一种用于半导体装置的电平移位电路，以及用于半导体装置的一具有锁存器的电平移位电路，例如一NAND快闪存储器。
技术介绍
在半导体装置中，如一NAND快闪存储器，为了符合广泛性的需求，一半导体装置（芯片装置）被设计可操作于多种外部电源供给电压，例如3.3V或1.8V。图22为一方块图表示当外部电源供给电压VCC为3.3V施加于传统的快闪存储器，各个电路的电源供给电压使用状态。此外，图23为一方块图表示当外部电源供给电压VCC为1.8V施加于传统的快闪存储器，各个电路的电源供给电压使用状态。在图22以及图23中，NAND型快闪存储器由存储器单元阵列1，一页面缓冲器2，一列解码器3，一电源供给电路4（高电压HV，中电压MV），电源供给电路5（参考电压Vref以及低电压LV），一控制逻辑6，一缓冲器及锁存器等7，一输入/输出缓冲器8，以及一输入信号缓冲器9所构成。图22以及图23为相同NAND型快闪存储器，但是被施加不同的外部电源供给电压VCC，且各电路的电源供给电压状态不相同。在图22的实施例中，在输入/输出缓冲器8以及输入信号缓冲器9的内部电源供给电压VDD为3.3V。在部分页面缓冲器2、部分列解码器3、电源供给电路5、控制逻辑6以及缓冲器及锁存器等7的内部电源供给电压VDD为1.9V。在另一部分的页面缓冲器2、另一部分的列解码器3以及电源供给电路4的内部电源供给电压VDD为5V。在图23的实施例中，在部分页面缓冲器2、部分列解码器3、电源供给电路5、控制逻辑6、缓冲器及锁存器等7、输入/输出缓冲器8以及输入信号缓冲器9的内部电源供给电压VDD为1.8V。在另一部分的页面缓冲器2、另一部分的列解码器3、电源供给电路4的内部电源供给电压VDD为5V。因此，举例来说，在快闪存储器内部，需要提供一种电平移位电路用以将外部电压电平移位至内部电压，以及将内部电压电平移位至外部电压。图24是表示有关现有技术的电平移位电路的电路图。如图24所示，现有技术实施例的电平移位电路包括(1)一锁存器10，由环形串联的二个反相器11以及12组成，(2)一反相器13，将锁存器10的输出数据反相以及输出一输出数据信号DOUT(VCC)，(3)NMOS晶体管31以及32，根据用以指示锁存操作的高电压电平的一锁存信号导通，(4)一NMOS晶体管21，根据高电压电平的输入数据信号DIN(VDD)导通，(5)一反相器14，将输入数据信号DIN(VDD)反相，以及(6)一NMOS晶体管22，根据反相器14的高电压电平的输出数据信号导通。在这个实施例中，输入数据信号DIN(VDD)括号中的符号指的是其高电压电平为高电压电平的电源供给电压VDD，而输出数据信号DOUT(VCC)括号中的符号指的是其高电压电平为高电压电平的电源供给电压VCC。因此，电平移位电路提供一锁存器10以暂时保持输入数据信号DIN(VDD)，将电压VDD电平移位至电压VCC，并输出电压VCC。在一些NAND型快闪存储器中，为了输出数据信号至一外部装置，通常必须将页面缓冲器2的内部VDD电平数据信号电平移位至外部VCC电平数据信号。
技术实现思路
【专利技术解决的课题】在上述结构的电平移位电路中，仍有切换速度相对较慢的问题。图25是表示图24的电平移位电路的延迟时间的实验结果表格。在这个例子中，电压VCC与电压VDD相同，输入信号DIN上升与输出信号DOUT下降之间的延迟时间非常缓慢。因此，会有数据信号的输出周期的边际时间相当小的问题。此外，对比至图24所示的传统实施例，如果输入数据信号DIN连接至其他反相器且其输出连接至NMOS晶体管21的栅极时，以致于输入数据信号DIN输入至NMOS晶体管22的栅极，而非如图24所示将反相器14的输出数据信号输入至NMOS晶体管22的栅极，此时仍然有输入信号DIN上升与输出信号DOUT下降之间的延迟时间非常缓慢的问题。本专利技术的目的在于解决关于电平移位电路的上述传统的问题，例如快闪存储器的电平移位电路，并且提供电平移位电路以及使用电平移位电路的半导体装置，比起传统技术更可减少输入信号上升/下降与输出信号下降之间的延迟时间。【用于解决课题的手段】根据本专利技术的一实施例的电平移位电路，用以当具有一第一电平的一数据输入信号存储于一锁存器后，通过一输出反相器输出具有一第二电平的一数据输出信号，其中上述电平移位电路包括：一电平设定电路，当上述输出数据信号具有一低电压电平时，根据上述输入数据信号的变化将上述输出数据信号设定为一低电压电平。根据本专利技术的一实施例的上述电平设定电路耦接至上述输出反相器的一输出端点，且具有一漏极以及一源极耦接至接地端的一NMOS晶体管，且其中当上述输入数据信号为一高电压位时，上述NMOS晶体管导通。根据本专利技术的一实施例的上述电平设定电路还包括一第一反相器将具有高电压电平的上述输入数据信号反相为一反相信号，以及输出上述反相信号至上述输出反相器的上述输出端点。根据本专利技术的一实施例的上述电平设定电路还包括：一第二反相器，将具有低电压电平的上述输入数据信号反相为一反相信号；以及一NMOS晶体管，具有一漏极以及一源极耦接至接地端，且其中上述NMOS晶体管随着上述反相信号导通。根据本专利技术的一实施例的上述电平设定电路输出具有低电压电平的上述输入数据信号至上述输出反相器的输出端。根据本专利技术的一实施例的上述锁存器具有四个MOS晶体管，且上述锁存器为一CMOS触发器型锁存器。根据本专利技术的一实施例的上述锁存器包括二PMOS晶体管分别插入于上述二反相器以及一电源电压之间，其中上述锁存器共具有六个MOS晶体管，且上述锁存器为一CMOS触发器型锁存器。根据本专利技术的一实施例的上述锁存器包括二PMOS晶体管分别插入于上述二反相器以及一电源电压之间，以及二PMOS晶体管分别插入于上述二反相器以及接地端之间，其中上述锁存器共具有八个MOS晶体管，且上述锁存器为一CMOS触发器型锁存器。根据本专利技术的一实施例的上述锁存器以及上述输出反相器包括通过高于上述第一电压电平的一高电压电源供给驱动的晶体管，且上述第二电压电平高于上述第一电压电平。根据本专利技术的一实施例的上述电平移位电路为一半导体装置使用具有上述第一电压电平以及上述第二电压电平的二电源供给电压。根据本专利技术的一实施例的上述半导体装置为快闪存储器。根据本专利技术的一实施例的半导体装置具有上述电平移位电路的特征。【专利技术的效果】因此，根据本专利技术用以改变一预定电压至一相同电压，比起传统技术更可大幅减少输入信号改变与输出信号下降之间的延迟时间。因而可增加数据信号的输出周期的边际时间。附图说明图1A是显示根据本专利技术的第一实施例的电平移位电路的电路图；图1B显示一实施例利用简易反相器图示以表示图1A所示的电平移位电路；图2是利用简易图案的反相器以显示根据本专利技术的第二实施例的电平移位电路的电路图；图3是利用简易图案的反相器以显示根据本专利技术的第三实施例的电平移位电路的电路图；图4是利用简易图案的反相器以显示根据本专利技术的第四实施例的电平移位电路的电路图；图5是利用简易图案的反相器以显示根据本专利技术的第五实施例的电平移位电路的电路图；图6是利用简易图案的反相器以显示根据本专利技术的第六实施本文档来自技高网...

【技术保护点】
一种电平移位电路，用以当具有一第一电平的一数据输入信号存储于一锁存器后，通过一输出反相器输出具有一第二电平的一数据输出信号，其中上述电平移位电路包括：一电平设定电路，当上述输出数据信号具有一低电压电平时，根据上述输入数据信号的变化将上述输出数据信号设定为一低电压电平。

【技术特征摘要】
2012.03.23 JP 2012-0675611.一种电平移位电路，用以移位具有一第一电压电平的一输入数据信号至一第二电压电平，上述输入数据信号根据一锁存信号存储于一锁存器后，通过一输出反相器输出具有上述第二电压电平的一输出数据信号，其中上述电平移位电路包括：一电平设定电路，连接上述输出反相器的一输出端，当上述输出数据信号具有一低电压电平时，根据上述输入数据信号以及上述锁存信号将上述输出数据信号设定为一低电压电平。2.如权利要求1所述的电平移位电路，其中上述电平设定电路耦接至上述输出反相器的一输出端点，且包括一NMOS晶体管，其具有一漏极以及一源极，该漏极耦接至接地端，且其中当上述输入数据信号为一高电压位时，上述NMOS晶体管导通。3.如权利要求1所述的电平移位电路，其中上述电平设定电路还包括一第一反相器将具有高电压电平的上述输入数据信号反相为一反相信号，以及输出上述反相信号至上述输出反相器的上述输出端点。4.如权利要求1所述的电平移位电路，其中上述电平设定电路还包括：一第二反相器，将具有低电压电平的上述输入数据信号反相为一反相信号；以及一NMOS晶体管，具有一漏极以及一源极，该漏极耦接至接地端，且其中上述NMOS晶体管随着上述反相信号导通。5.如权利要求1所述的电平移位电路，其中上述电平设定电路输出具有低电压电平的上述输入数据信号至上述输出反相器的输出端。6.如权利要求1所述的电平移位电路，其中上述锁存器具有互相串联的二反相器。7...

【专利技术属性】
技术研发人员：小川晓，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：