【技术实现步骤摘要】
本专利技术涉及一种容错方法，特别涉及一种。
技术介绍
随着半导体芯片集成能力的提高以及人们对芯片处理能力要求的提高，如今在单芯片上集成的处理器核数量已经从几十个增长到几百个。从目前的趋势来看，该数字还会继续增加，而且在未来的芯片中集成的核心数量将有可能超过一千个。对于这种众核(manycore，是指单块芯片上所集成的众多个运算核心)芯片而言，其片上互连目前多采用片上网络(Network-on-Chip，NoC，是一种用于芯片内部的片上互连网络)，而其资源管理多采用层次化的管理结构。在基于片上网络的众核芯片资源管理中，容错管理是一个非常重要的方面，并已引起广泛关注。然而，现有的容错策略都无法保证整个芯片具有本质上的“顽强性”，即无法做到“只要还有一个核心能工作，芯片就会尽最大努力完成所指定的任务”。其原因除很难确保核心本身和互连结构等片上单元的“顽强性”之外，还在于现有的管理策略并不具备本质上的“顽强性”。这就使得在芯片发生核心故障时，如果恰好某些重要的管理核心及其冗余核心全都发生故障，则即使片上剩余的核心数量再多也无法维持芯片的继续工作，从而导致整块芯片过早报废...
【技术保护点】
基于片上网络的众核芯片管理结构容错的方法，其特征在于，所述基于片上网络的众核芯片管理结构中包括有多个核心，所述多个核心包括各层次的主控核心和冗余核心，所述冗余核心分为固定冗余核心和动态冗余核心，对芯片的管理结构进行分组，对每个组采用组内相互监视的管理方法；对芯片的所有核心采用自适应管理的方法；在每个组内采用选举的管理方法；对固定冗余核心采用硬件自唤醒的管理方法，对动态冗余核心采用软件自唤醒的管理方法。
【技术特征摘要】
【专利技术属性】
技术研发人员：王进祥，吴子旭，付方发，路禹，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。