产生用于奇偶校验扇区的数据通路保护的冗余的数据存储装置制造方法及图纸

本发明专利技术公开了一种数据存储装置，其包括非易失性存储器。写命令被接收，其包括第一逻辑块地址（LBA）与第一用户数据以及第二LBA与第二用户数据。将第一LBA映射到第一物理块地址（PBA），用于寻址第一存储段。将第二LBA映射到第二PBA，用于寻址第二存储段。响应于第一用户数据产生第一冗余，响应于第二用户数据产生第二冗余，以及响应于第一与第二用户数据产生奇偶校验数据。响应于奇偶校验数据并响应于第一LBA和第一PBA中的至少一个以及第二LBA和第二PBA中的至少一个产生第三冗余。

【技术实现步骤摘要】


技术介绍
在诸如计算机系统(例如，台式电脑，笔记本电脑，便携式电脑，等等)以及消费者设备(例如，音乐播放器，手机，照相机，等等)的数个领域内，采用诸如磁盘驱动器以及固态驱动器的数据存储设备。用户数据通常被存储于非易失性存储器中，诸如磁盘或者非易失性半导体存储器，例如，闪速存储器。为了使缺陷能进行映射(在非易失性存储器中映射出有缺陷的存储段)，正如使能在固态驱动器中均匀损耗一样，通常通过将逻辑块地址(LBA)映射到物理块地址(PBA)来间接地访问该存储段。于是，主机访问命令(写或读)包括映射到代表存储段的PBA的LBA，其中由于增长的缺陷，或者均匀损耗而重新定位以分发存储段的访问权限，该PBA可以随着时间改变。当利用LBA到PBA的映射访问存储段时，存储设备访问正确的存储段是很重要的。由于各种原因，诸如制造固件，可能因为在访问高速缓存缓冲器中，或者LBA到PBA的映射算法中，或者在PBA到存储段的映射中的错误，数据存储设备可能会读/写数据到/自错误的PBA，或者写错误的数据到正确的PBA。现有技术采用了各种形式的“数据通道保护”，其中在写/读操作期间LBA或者PBA可以用于确保读取正确的存储段，并且确保在读操作期间存储段存储正确的数据。例如，现有技术建议在写与读期间将错误代码种植于任意LBA或者PBA中，其帮助确保访问正确的存储段，并且将该正确的数据写到该存储段。
技术实现思路
附图说明图1A显示根据本专利技术实施例包括非易失性存储器的数据存储装置。图1B是根据本专利技术实施例的流程图，其中对于奇偶校验扇区在奇偶校验扇区所覆盖的数据扇区块地址上产生数据通道保护冗余。图2A图示说明根据本专利技术的实施例在针对奇偶校验扇区产生奇偶校验数据的同时向非易失性存储器写数据扇区的写操作。图2B图示说明根据本专利技术的实施例向非易失性存储器写数据扇区，其中在奇偶校验扇区覆盖的数据扇区的LBA/PBA上产生数据通道保护。图3A图示说明根据本专利技术的实施例从非易失性存储器读数据扇区的读操作，包括在每个数据扇区上执行数据通道保护检验。图3B图示说明根据本专利技术的实施例从非易失性存储器读奇偶校验扇区以重新产生不可恢复的(或不可验证的)数据扇区，包括在奇偶校验扇区上执行数据通道保护检验。图4A图示说明根据本专利技术的实施例包括利用数据通道保护向磁盘写数据扇区和奇偶校验扇区的写操作，其中数据通道保护利用误差校正码(ECC)冗余产生。图4B图示说明根据本专利技术的实施例的读操作，其包括在利用ECC冗余验证奇偶校验扇区有效后利用该奇偶校验扇区重新产生数据扇区。图5A图示说明根据本专利技术的实施例的包括利用数据通道保护向磁盘写数据扇区与奇偶校验扇区的写操作，其中数据通道保护利用误差检测码(EDC)冗余产生。图5B图示说明根据本专利技术的实施例的读操作，其包括在利用EDC冗余验证奇偶校验扇区有效后利用该奇偶校验扇区重新产生数据扇区。图6显示本专利技术的实施例，其中非易失性存储器包括固态驱动器的非易失性半导体存储器。图7显示本专利技术的实施例，其中非易失性存储器包括磁盘驱动器的磁盘。具体实施例方式图1A显示根据本专利技术的实施例的数据存储装置2，该数据存储装置2包括具有多个存储段的非易失性存储器4。数据存储装置2还包括可操作为执行图1B的流程图的控制电路6，其中接收写命令，该写命令包括第一逻辑块地址(LBA)和第一用户数据以及第二LBA和第二用户数据(步骤8)。将第一 LBA映射到第一物理块地址(PBA)用于寻址第一存储段，以及将第二 LBA映射到第二 PBA用于寻址第二存储段(步骤10)。响应于第一用户数据产生第一冗余(步骤12)，以及响应于第二用户数据产生第二冗余(步骤14)。响应于第一与第二用户数据产生奇偶校验数据(步骤16)。响应于奇偶校验数据并响应于第一 LBA与第一 PBA中的至少一个以及第二 LBA与第二 PBA中的至少一个产生第三冗余(步骤18)。将第一与第二用户数据以及奇偶校验数据写到非易失性存储器并将第一、第二与第三冗余写到非易失性存储器(步骤20)。在本专利技术的各实施例中，奇偶校验扇区可以用于恢复不可恢复的数据扇区(存储段)，诸如利用ECC不可恢复的数据扇区。如下所述，为了恢复不可恢复的数据扇区，可以将奇偶校验扇区与数据扇区序列以外的可恢复数据扇区合并来恢复不可恢复的数据扇区。然而，由于故障的原因(例如固件错误)，控制电路可能无法读取正确的奇偶校验扇区。例如，控制电路可能读取错误的奇偶校验扇区(或者甚至数据扇区)而不读取正确的奇偶校验扇区。本专利技术的实施例可以通过在奇偶校验扇区覆盖的整个LBA序列或者PBA序列上产生用于数据通道保护的奇偶校验扇区冗余来检测这种情形何时发生。通过这种方式，如果不正确的扇区被读取，而不是正确的奇偶校验扇区，则将检测出该错误以避免重新产生不正确的数据扇区。图2A图示根据本专利技术实施例的用于向非易失性存储器4写N个数据扇区的写操作。当每个数据扇区的用户数据22被写入到非易失性存储器4时，奇偶校验产生器24产生用户数据的奇偶校验数据(例如，通过异或(XOR)用户数据)。在每个数据扇区开始处，多路复用器(MUX) 26选择对应的LBA与PBA中的一个28以输入到误差检测码(ECC)或误差校正码(ECC)冗余产生器30，并且接着选择对应的用户数据22作为该冗余产生器30的输入。该冗余产生器30对用户数据与每个数据扇区的LBA/PBA产生冗余32，并且冗余32与对应的用户数据一起被写到非易失性存储器4以形成码字。在一个实施例中，数据扇区的LPA/PBA作为码字的部分进行处理，而在另一个实施例中，数据扇区的LPA/PBA用于初始化(seed)冗余产生器30而不作为码字的部分被处理。在LBA/PBA作为码字的部分被处理的实施例中，可以将LBA/PBA写入或不写入非易失性存储器4，如虚线34所示。图2B图示说明将奇偶校验扇区写到非易失性存储器4的写操作的实现。例如，合并(例如通过X0R)每个数据扇区的LBA与PBA中的至少一个以产生元数据36。多路复用器26选择元数据36作为冗余产生器30的输入，并且之后选择奇偶校验产生器24产生的奇偶校验数据38作为冗余产生器30的输入。将奇偶校验数据38与冗余32作为码字写入非易失性存储器4。类似于数据扇区，元数据36可以作为码字的部分被处理(将元数据写入或不写入非易失性存储器4)，或者元数据可以用于初始化冗余产生器30并因而不作为码字的部分被处理。图3A显示从非易失性存储器4中读取一个或更多数据扇区的读操作。多路复用器39选择与读命令一同接收的LBA (或对应的PBA)28作为EDC或ECC校验子(syndrome)产生器40的输入，并且接着选择从非易失性存储器4读取的数据42 (用户数据与冗余)作为校验子产生器40的输入。评估46校验子产生器40的输出44以确定数据扇区是否有效。在一个实施例中，如果超出了 ECC的误差校正能力，则将该数据扇区视为无效。在另一个实施例中，可基于数据通道保护检验将该数据扇区视为无效(即，如果期望的LBA或者PBA 28与从冗余检测的LBA或者PBA之间存在不匹配)。在一个实施例中，ECC用于产生冗余用于数据通道校正并校正数据扇区，其中LBA或者PBA 28中的不匹配将致使数本文档来自技高网...

【技术保护点】
一种数据存储装置，其包括：非易失性存储器，其包括多个存储段；以及控制电路，其可操作以：接收写命令，其包括第一逻辑块地址即LBA与第一用户数据以及第二LBA与第二用户数据；将所述第一LBA映射到第一物理块地址即PBA，用于寻址第一存储段；将所述第二LBA映射到第二PBA，用于寻址第二存储段；响应于所述第一用户数据产生第一冗余；响应于所述第二用户数据产生第二冗余；响应于所述第一与第二用户数据产生奇偶校验数据；产生第三冗余以响应：所述第一LBA与所述第一PBA中的至少一个；以及所述第二LBA与所述第二PBA中的至少一个；以及将所述第一与第二用户数据和奇偶校验数据写到所述非易失性存储器并将所述第一、第二与第三冗余写到所述非易失性存储器。

【技术特征摘要】
2011.12.15 US 13/327,3261.一种数据存储装置，其包括: 非易失性存储器，其包括多个存储段；以及 控制电路，其可操作以: 接收写命令，其包括第一逻辑块地址即LBA与第一用户数据以及第二 LBA与第二用户数据； 将所述第一 LBA映射到第一物理块地址即PBA，用于寻址第一存储段； 将所述第二 LBA映射到第二 PBA，用于寻址第二存储段； 响应于所述第一用户数据产生第一冗余； 响应于所述第二用户数据产生第二冗余； 响应于所述第一与第二用户 数据产生奇偶校验数据； 产生第三冗余以响应: 所述第一 LBA与所述第一 PBA中的至少一个；以及 所述第二 LBA与所述第二 PBA中的至少一个；以及 将所述第一与第二用户数据和奇偶校验数据写到所述非易失性存储器并将所述第一、第二与第三冗余写到所述非易失性存储器。2.根据权利要求1所述的数据存储装置，其中所述控制电路可操作以: 响应于所述第一用户数据以及所述第一 LBA和所述第一 PBA中的至少一个产生所述第一冗余；以及 响应于所述第二用户数据以及所述第二 LBA和所述第二 PBA中的至少一个产生所述第二冗余。3.根据权利要求2所述的数据存储装置，其中所述控制电路可操作以 响应于所述第一冗余与所述第二冗余产生所述第三冗余。4.根据权利要求1所述的数据存储装置，其中所述控制电路可进一步操作以: 接收读命令，其包括所述第一 LBA与第二 LBA ； 从所述非易失性存储器读取所述第一用户数据与第一冗余； 利用所述第一冗余校正所述第一用户数据中的误差； 从所述非易失性存储器读取所述第二用户数据与所述第二冗余； 利用所述第二冗余校正所述第二用户数据中的误差；以及 当所述第二用户数据利用所述第二冗余不可校正时: 从所述非易失性存储器读取所述奇偶校验数据与所述第三冗余； 利用所述第三冗余，验证所述奇偶校验数据；以及 利用所述第一用户数据与所述奇偶校验数据，重新产生所述第二用户数据。5.根据权利要求4所述的数据存储装置，其中所述控制电路可操作以: 响应于所述第一用户数据与所述第一 LBA和所述第一 PBA中的至少一个产生所述第一冗余； 响应于所述第二用户数据与所述第二 LBA和所述第二 PBA中的至少一个产生所述第二冗余； 响应于所述第一冗余与所述第一 LBA和所述第一 PBA中的至少一个校正所述第一用户数据；以及响应于所述第二冗余与所述第二 LBA和所述第二 PBA中的至少一个校正所述第二用户数据。6.根据权利要求1所述的数据存储装置，其中所述控制电路可操作以: 合并所述第一 LBA与第二 LBA以产生元数据；以及 响应于所述奇偶校验数据和所述元数据产生所述第三冗余。7.根据权利要求6所述的数据存储装置，其中所述控制电路可操作以: 合并所述第一 LBA和第二 LBA以重新产生所述元数据；以及 利用所述第三冗余和所述重新产生的元数据验证所述奇偶校验数据。8.根据权利要求1所述的数据存储装置，其中所述控制电路可操作以: 合并所述第一 PBA与第二 PBA以产生元数据；以及 响应于所述奇偶校验数据与所述元数据产生所述第三冗余。9.根据权利要求8所述的数据存储装置，其中所述控制电路可操作以: 合并所述第一 PBA与第二 PBA以重新产生所述元数据；以及 利用所述第三冗余与所述重新产生的元数据验证所述奇偶校验数据。10.根据权利要求1所述的数据存储装置，其中所述控制电路可操作以产生所述第三冗余，以响应: 所述第一 LBA与所述第一 ...

【专利技术属性】
技术研发人员：P·J·李，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：