一种量子密钥分发随机型低密度奇偶校验码并行译码方法技术

一种量子密钥分发随机型低密度奇偶校验码并行译码方法，其步骤为：S1：初始化；从密钥串存储模块载入两个密钥串key0和key1，完成key0的变量节点译码；S2：计算key0校验节点信息和key1变量节点信息；S3：key0硬判决计算；S4：载入key0；从密钥串存储模块将新的密钥串载入至LDPC译码器key0缓冲区；S5：计算key1校验节点信息和key0变量节点信息；S6：key1硬判决计算；S7：载入key1；从密钥串存储模块将新的密钥串载入至译码器key1缓冲区。本发明专利技术具有能够提高整体效率和性能的优点。

【技术实现步骤摘要】

本专利技术主要涉及到量子密钥分发系统领域，特指。
技术介绍
随着量子信息技术的飞速发展，以量子密钥分发系统为代表的量子通信技术日趋成熟。量子密钥分发系统具有物理上的绝对安全性，其安全性基于海森堡测不准原理、量子不可精确克隆原理、量子态测量塌缩原理等量子力学基本原理，能从根本上确保了窃听者不能通过对量子信道的攻击获取通信保密信息，在军事、经济和金融等信息安全攸关领域有着广阔的应用前景。量子密钥分发系统在工作时通常可以分为两个阶段:量子通信阶段和后处理阶段。信息协调是量子密钥分发系统后处理的关键步骤之一，是通信双方对量子密钥分发系统工作过程中的筛选和基比对之后利用经典信道进行密钥串纠错的全过程。通常将量子密钥分发系统中的通信双方命名为Al ice和Bob。在采用LDPC译码器进行信息协调的量子密钥分发系统中，Alice根据密钥串和校验矩阵生成校验子，Alice通过经典信道将校验子发送给Bob，Bob根据校验子、校验矩阵和基比对后的密钥串启动LDPC译码器进行纠错。目前，量子密钥分发系统中信息协调算法主要采用准循环LDPC译码器进行密钥串的纠错。准循环LDPC译码器结构设计简单，吞吐量高，在量子密钥分发系统中获得了广泛应用。然而由于准循环LDPC码纠错性能不如随机型LDPC码，准循环LDPC译码器难以满足高误码率等极端环境下量子密钥分发系统的需求。随机型LDPC码具有比准循环LDPC码更优秀的纠错性能，然而由于随机型LDPC码校验矩阵的随机型，随机型LDPC译码器设计复杂，吞吐量低。目前采用随机型LDPC译码器的难以满足高速量子密钥分发系统的需求。量子密钥分发系统中LDPC译码器由校验节点计算模块、变量节点计算模块、译码器控制模块、中间信息存储模块、校验矩阵存储模块、校验子存储模块和密钥串存储模块组成。校验节点计算模块负责LDPC译码算法中校验节点信息的迭代计算；变量节点计算模块负责LDPC译码算法中变量节点信息的迭代计算；译码器控制模块负责控制校验节点计算模块和变量节点计算模块的计算过程；中间信息存储模块负责存储校验节点信息和变量节点信息等迭代译码过程中产生的中间信息；校验矩阵存储模块存储译码所需的校验矩阵；密钥串和校验子存储模块存储待译码的密钥串和相应的校验子。传统量子密钥分发系统中LDPC译码方法是每次控制译码器进行一个密钥串的译码。这种方法设计简单，然而由于单个密钥串校验节点计算过程和变量节点计算过程的不可并行性，LDPC译码器的校验节点和变量节点不能同时工作，传统方法设计的随机型LDPC译码器节点计算模块利用效率低，吞吐量低，无法满足高速高误码率环境下量子密钥分发系统的需求。
技术实现思路
本专利技术要解决的技术问题就在于:针对现有技术存在的技术问题，本专利技术提供一种能够提高整体效率和性能的量子密钥分发随机型低密度奇偶校验码并行译码方法。为解决上述技术问题，本专利技术采用以下技术方案:，其步骤为:S1:初始化；从密钥串存储模块载入两个密钥串keyO和key I，完成keyO的变量节点译码；S2:计算keyO校验节点信息和key I变量节点信息；S3:key0硬判决计算；S4:载入keyO ;从密钥串存储模块将新的密钥串载入至LDPC译码器keyO缓冲区；S5:计算key I校验节点信息和keyO变量节点信息；S6:keyl硬判决计算；S7:载入keyl ;从密钥串存储模块将新的密钥串载入至译码器keyl缓冲区。作为本专利技术的进一步改进:所述步骤S2中，R?(k)表示校验节点c向变量节点V传递的概率信息；L?(k)表示变量节点V向校验节点c传递的概率信息；Lv(k)表示变量节点概率总和信息；s。是校验节点c所对应的校验子；计算流程如下:S201:控制LDPC译码器校验节点计算模块按照下式计算keyO的校验节点信息；Rcv(k)= α X Π neN(c)Xv sgn(Lcn(k 1}) Xminn e N(c)v | Lcn(k 1} | Xsc；S202:控制LDPC译码器变量节点计算模块按照下式计算keyl的变量节点信息:Lcv(k) = Σ m e M(v)\c Rmv(k)+Lcv(0);同时，变量节点按公式Lv(k) = = E mE MwRmv0^LtJtft计算keyl的变量节点概率总和 Lv(k)0作为本专利技术的进一步改进:所述步骤S3中，z表示keyO此次迭代纠错后的密钥串；H表示校验矩阵；sA表示校验子信息；hard_decis1n是硬判决结果；在该步骤，双码并行方法控制LDPC译码器提取变量节点概率总和信息Lv(k) = = E ^mwRbiv(k)+lJ°%符号位作为keyO纠错后的密钥串z，并按公式hard_decis1n = zHT~sJ# z进行硬判决，当hard_decis1n = 0，则 keyO 译码成功。作为本专利技术的进一步改进:所述步骤S5中，计算keyl校验节点信息和keyO变量节点信息:在该步骤包括:S501、控制LDPC译码器校验节点计算模块按照下式计算keyl的校验节点信息:Rcv(k)= α X Π neN(c)Xv sgn(Lcn(k 1}) Xminn e N(c)v | Lcn(k 1} | Xsc；S502、控制LDPC译码器变量节点计算模块按照下式计算keyO的变量节点信息:Lcv(k) = Σ m e M(v)\c Rmv(k)+Lcv(。)；同时，变量节点按公式Lv(k) = = Σ me计算keyO的变量节点概率总和 Lv(k)0作为本专利技术的进一步改进:所述步骤S6中，LDPC译码器提取变量节点概率总和信息Lv(k) = = Σ ^ MwRniv0^lJli的符号位作为keyl纠错后的密钥串z，并按公式hard_decis1n = zHT~sJ# z 进行硬判决，当 hard_decis1n = 0，则 keyl 译码成功。与现有技术相比，本专利技术的优点在于:本专利技术的量子密钥分发随机型低密度奇偶校验码并行译码方法，使随机型LDPC译码器可以同时进行两个密钥串的纠错，即控制变量节点计算模块和校验节点计算模块同时进行着两个密钥串的纠错，校验节点计算模块和变量节点计算模块可以同时运行，相比于传统单码串行方法设计的LDPC译码器，节点计算器的使用效率和译码器的译码吞吐量提升了近1倍，能满足高误码率环境下量子密钥分发系统的性能需求，具有重要的意义。【附图说明】图1是本专利技术方法的流程示意图。【具体实施方式】以下将结合说明书附图和具体实施例对本专利技术做进一步详细说明。如图1所示，本专利技术的量子密钥分发随机型低密度奇偶校验码并行译码方法，为应用于子密钥分发系统中的随机型LDPC译码器双码并行方法；其具体步骤为:S1:初始化；该步骤主要完成两个工作:1、从密钥串存储模块载入两个密钥串keyO和keyl ;2、完成keyO的变量节点译码。这样，keyO的译码与keyl的译码相比提前进行了变量节点译码，keyO的校验节点译码阶段将与keyl的变量节点译码对应，接下来keyO和keyl可以进行双码并行译码了。S2:计算keyO校验节点信息和keyl变量节点信息；当前第1页1 2 本文档来自技高网...

【技术保护点】
一种量子密钥分发随机型低密度奇偶校验码并行译码方法，其特征在于，步骤为：S1：初始化；从密钥串存储模块载入两个密钥串key0和key1，完成key0的变量节点译码；S2：计算key0校验节点信息和key1变量节点信息；S3：key0硬判决计算；S4：载入key0；从密钥串存储模块将新的密钥串载入至LDPC译码器key0缓冲区；S5：计算key1校验节点信息和key0变量节点信息；S6：key1硬判决计算；S7：载入key1；从密钥串存储模块将新的密钥串载入至译码器key1缓冲区。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵宝康，虞万荣，吴纯青，刘波，苏金树，刘博，尹清清，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南;43