一种多模式信息交互的冗余安全计算机平台制造技术

本发明专利技术公开了一种多模式信息交互的冗余安全计算机平台，包括：两套硬件配置完全相同的第一计算机单元与第二计算机单元，每一计算机单元均包括：中央处理器CPU单元、通信单元COM、输入输出单元I/O及电源PSU；CPU单元一端通过DPRAM与COM单元进行数据传输，另一端通过CAN总线与I/O单元进行数据传输；PSU分别与CPU、COM及I/O单元相连；PSU包括：动态驱动继电器DDR单元；DDR单元与CPU单元相连，用于根据CPU单元输出的特定频率的方波，输出特定幅值的直流电平，并由该DDR单元中的继电器控制计算机单元工作状态的切换；所述第一计算机单元中的CPU单元通过SSP与第二计算机单元中的CPU单元进行数据传输。通过采用本发明专利技术公开的计算机平台，提高了系统的安全性、可靠性及可移植性。

【技术实现步骤摘要】

本专利技术涉及计算机
，尤其涉及一种多模式信息交互的冗余安全计算机平台。
技术介绍
列车运行控制系统是控制列车运行和保障铁路行车安全、提高运输效率的主要设备。其中车载设备是列控系统的关键部分，其主要任务是监督列车的运行速度，实现列车的超速防护，属于安全攸关系统，目前国内外普遍采用具有特定冗余架构的安全计算机系统来实现。目前国内外铁路信号产品的安全计算机主要分为二乘二取二和三取二两种结构。它们各有优劣，实现方式也各不相同。前者结构简单；后者结构相对复杂，但是良好的可靠性和可维护性，逐渐成为当前设计的主流。然后，现有技术中实现三取二或者二乘二取二冗余架构，主要采取单纯依赖现场总线或以太网等串行通信的方式实现多CPU间的同步与信息交互，信息交互方式单一，CPU软件开销大，存在一定的技术缺陷。对于现有的二乘二取二构架的安全平台而言，主要存在以下缺陷:I)双CPU同步技术包括两种:A.任务级同步:大多需要单独的取二表决器或同步器来完成双CPU同步和数据取二比较的功能，硬件配置复杂，软件开销大，可移植性差。B.指令级同步:时钟同步要求高，随着CPU主频的不断提高，实现难度日益增大，需要为此研发专用器件，不能适应对安装空间有严格要求的场景。2)冗余数据的处理:在二乘二取二系统中，取二操作用于保证系统输出的安全性，乘二操作用于保证系统的可用性。通常情况下，为了保证系统的可用性，大多数方案采用信息A/B双网冗余的结构。但是A/B双网上的数据既要相互隔离又要保证时序和内容上的一致是一个难题。另外，对于二乘二取二系统而言，由于有多个CPU参与计算，如何保证系统输出命令的唯一性和安全性是一个难题。
技术实现思路
本专利技术的目的是提供一种多模式信息交互的冗余安全计算机平台，提高了系统的安全性、可靠性及可移植性。本专利技术的目的是通过以下技术方案实现的:一种多模式信息交互的冗余安全计算机平台，包括:两套硬件配置完全相同的第一计算机单元与第二计算机单元，其中，每一计算机单元均包括:中央处理器CPU单元、通信单元COM、输入输出单元I/O以及电源PSU ； 所述CPU单元一端通过双口随机存取器DPRAM与所述COM单元进行数据传输；所述CPU单元另一端通过控制器局域网络CAN总线与I/O单元进行数据传输；所述PSU分别与CPU、COM及I/O单元相连；所述PSU包括:动态驱动继电器DDR单元；所述DDR单元与CPU单元相连，用于根据所述CPU单元输出的特定频率的方波，输出特定幅值的直流电平，并由该DDR单元中的继电器控制计算机单元工作状态的切换；所述第一计算机单元中的CPU单元通过同步串行接口 SSP与第二计算机单元中的CPU单元进行数据传输。由上述本专利技术提供的技术方案可以看出，针对城市轨道交通列车控制系统应用需求，采用了基于大容量高速DPRAM (双口随机存取器)接口、动态驱动继电器DDR与高速SSP(同步串行接口)的冗余安全计算机平台，具有结构简单、安全可靠、外部接口丰富、数据吞吐量大、系统扩展能力强、可移植性等突出特点，不仅可以满足城轨交通列车控制系统的需求，还可以广泛应用于其他安全控制领域。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本专利技术实施例提供的一种多模式信息交互的冗余安全计算机平台的示意图；图2为本专利技术实施例提供的取二流程与乘二比较流程的示意图；图3为本专利技术实施例提供的双CPU任务同步的流程图；图4为本专利技术实施例提供的工作状态转换逻辑关系的示意图。具体实施例方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。实施例图1为本专利技术实施例提供的一种多模式信息交互的冗余安全计算机平台的示意图。如图1所示，主要包括:两套硬件配置完全相同的第一计算机单元与第二计算机单元，其中，每一计算机单元均包括:中央处理器单元CPU、通信单元COM、输入输出单元I/O以及电源PSU ；所述CPU单元一端通过双口随机存取器DPRAM与所述COM单元进行数据传输；所述CPU单元另一端通过控制器局域网络CAN总线与I/O单元进行数据传输；所述PSU分别与CPU、COM及I/O单元相连；所述PSU包括:动态驱动继电器DDR单元；所述DDR单元与CPU单元相连,用于根据所述CPU单元输出的特定频率的方波，输出特定幅值的直流电平，并由该DDR单元中的继电器控制计算机单元工作状态的切换；所述第一计算机单元中的CPU单元通过同步串行接口 SSP与第二计算机单元中的CPU单元进行数据传输。所述CPU单元包括:第一 CPU与第二 CPU ;所述第一 CPU通过DPRAM与所述第二CPU实现任务同步。所述任务同步包括:第一 CPU将本轮同步码M写入本地同步信息内存地址中；并查验第二 CPU的同步信息内存地址中存储的同步码是否为M ;若是，则同步成功；否则，不断查验第二 CPU的同步信息内存地址中存储的同步码；或者，第二 CPU不断查验第一 CPU的同步信息内存地址中存储的信息是否是本轮期望的同步码M ;若是，则将校核同步码M写入本地同步信息内存地址中，完成同步；否则，不断查验第一 CPU的同步信息内存地址中存储的同步码。所述第一 CPU与所述第二 CPU实现任务同步后包括:取二比较与乘二比较；其中，所述取二比较包括:所述第一 CPU与所述第二 CPU共享彼此的数据，并分别计算比较结果；若所述第一 CPU与所述第二 CPU计算的比较结果均一致，则通过取二比较；否则，失败；所述乘二比较包括:所述第一计算机单元中CPU单元的第一与第二 CPU，通过SSP分别与第二计算机单元中CPU单元的第一与第二 CPU交换彼此的工作状态及取二比较结果；并由各自的CPU单元通过比较本地，和与对端CPU单元的交换的信息来计算当前计算机单元的工作状态。所述第一计算机单元与所述第二计算机单元的工作状态包括:主机状态、从机状态与待机状态；上述三个状态转换的关系包括:所述第一计算机单元与所述第二计算机单元在初始状态下若无故障则进入从机状态，否则进入待机状态；率先进入从机状态的计算机单元，若取二比较通过，则升级为主机状态；另一计算机单元若取二比较通过，则保持从机状态；若进入从机状态后的计算机单元在当前周期取二比较失败，或乘二比较时本地信息与接收到的主机CPU单元发出的信息不一致，则判定当前计算机单元发生故障，进入待机状态；若进入主机状态后的计算机单元在当前周期取二比较失败，则判定当前计算机单元发生故障，进入待机状态；或者另一计算机单元也处于主机状态，则判定发生双主碰撞，进入待机状态，否则保持主机状态；在待机状态的计算机单元在当前周期取二比较通过，且乘二比较时本地信息与接收到的主机CPU单元发出的信息一致，则判定当前计算机单元无故障，升级至从机状态，否则保持待机状态。所述COM单元包括:本文档来自技高网...

【技术保护点】
一种多模式信息交互的冗余安全计算机平台，其特征在于，包括：两套硬件配置完全相同的第一计算机单元与第二计算机单元，其中，每一计算机单元均包括：中央处理器CPU单元、通信单元COM、输入输出单元I/O以及电源PSU；所述CPU单元一端通过双口随机存取器DPRAM与所述COM单元进行数据传输；所述CPU单元另一端通过控制器局域网络CAN总线与I/O单元进行数据传输；所述PSU分别与CPU、COM及I/O单元相连；所述PSU包括：动态驱动继电器DDR单元；所述DDR单元与CPU单元相连，用于根据所述CPU单元输出的特定频率的方波，输出特定幅值的直流电平，并由该DDR单元中的继电器控制计算机单元工作状态的切换；所述第一计算机单元中的CPU单元通过同步串行接口SSP与第二计算机单元中的CPU单元进行数据传输。

【技术特征摘要】
1.一种多模式信息交互的冗余安全计算机平台，其特征在于，包括:两套硬件配置完全相同的第一计算机单元与第二计算机单元，其中，每一计算机单元均包括:中央处理器CPU单元、通信单元COM、输入输出单元I/O以及电源PSU ； 所述CPU单元一端通过双口随机存取器DPRAM与所述COM单元进行数据传输；所述CPU单元另一端通过控制器局域网络CAN总线与I/O单元进行数据传输；所述PSU分别与CPU、COM及I/O单元相连； 所述PSU包括:动态驱动继电器DDR单元；所述DDR单元与CPU单元相连，用于根据所述CPU单元输出的特 定频率的方波，输出特定幅值的直流电平，并由该DDR单元中的继电器控制计算机单元工作状态的切换； 所述第一计算机单元中的CPU单元通过同步串行接口 SSP与第二计算机单元中的CPU单元进行数据传输。2.根据权利要求1所述的计算机平台，其特征在于，所述CPU单元包括:第一CPU与第二 CPU ;所述第一 CPU通过DPRAM与所述第二 CPU实现任务同步。3.根据权利要求2所述的计算机平台，其特征在于，所述任务同步包括: 第一 CPU将本轮同步码M写入本地同步信息内存地址中；并查验第二 CPU的同步信息内存地址中存储的同步码是否为M ;若是，则同步成功；否则，不断查验第二CPU的同步信息内存地址中存储的同步码； 或者，第二 CPU不断查验第一 CPU的同步信息内存地址中存储的信息是否是本轮期望的同步码M ;若是，则将校核同步码M写入本地同步信息内存地址中，完成同步；否则，不断查验第一 CPU的同步信息内存地址中存储的同步码。4.根据权利要求2或3所述的计算机平台，其特征在于，所述第一CPU与所述第二 CPU实现任务同步后包括:取二比较与乘二比较； 其中，所述取二比较包括:所述第一 CPU与所述第二 CPU共享彼此的数据，并分别计算比较结果；若所述第一 CPU与所述第二 CPU计算的比较结果均一致，则通过取二比较；否贝1J，失败； 所述乘二比较包括:所述第一计算机单元中CPU单元的第一与第二 CPU，通过SSP分别与第二计算机单元中CPU单元的第一与第二 CPU交换彼此的工作状态及取二比较结果；并由各自的CPU单元通过比较本地，和与对端CPU单元的交换的信息来计算当前计算机单元的工作状态。5.根据权利要求4所述的计算机平台，其特征在于，所述第一计算机单元与所述第二计算机单元的工作状态包括:主机状态、从机状态与待机状态； 上述三个状态转换的关系包括...

【专利技术属性】
技术研发人员：王芃，郜洪民，尹逊政，贾学祥，李亮，孟军，陈宁宁，徐杰，贾鹏，徐硕，王超，徐伟，宾海丰，
申请(专利权)人：中国铁道科学研究院，中国铁道科学研究院通信信号研究所，北京市华铁信息技术开发总公司，北京锐驰国铁智能运输系统工程技术有限公司，
类型：发明
国别省市：