硅通孔检测结构及检测方法技术

一种硅通孔检测结构及检测方法，所述硅通孔检测结构包括：半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。通过测试所述第一测试金属层和第二测试金属层之间的击穿电压、电容，可以检测出硅通孔表面是否存在铜突起。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于娃通孔(Through Silicon Via,TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点:(I)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。目前形成硅通孔的主要方法包括:利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述娃衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。在现有技术中，所述绝缘层的材料通常为氧化硅，硅衬底的材料为硅。由于后续形成互连层的温度通常都比较高，铜、硅、氧化硅都会发生热膨胀，但由于所述三种材料的热膨胀系数各不相同，铜的热膨胀系数最大，铜的体积增幅最大，而位于所述半导体基底、绝缘层内的硅通孔的容积的增幅不足以满足铜的体积增幅，请参考图1，硅通孔01内的铜从硅通孔的开口处挤出，形成铜突起02，所述铜突起02会使得后续形成的金属层03和层间介质层04表面不平整，可能产生缺陷，影响互连结构的电学性能。当所述硅通孔表面已经形成有互连结构时，所述铜突起更会影响所述互连结构的电学性能，甚至可能会导致金属层短路或断路。即使所述硅通孔的温度从形成互连层时的高温降到室温，铜发生收缩，但由于铜在热膨胀时晶格的排列发生了变化，所述硅通孔中铜的形状很难完全复原，仍会形成较小的铜突起，影响互连结构的电学性能。
技术实现思路
本专利技术解决的问题是提供一种，可以很方便地检测硅通孔表面是否形成铜突起。为解决上述问题，本专利技术实施例提供了一种硅通孔检测结构，包括:半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。可选的，当所述第一测试金属层的数量大于一层时，位于不同层的第一测试金属层之间通过第一导电插塞和第一连接金属层相连接，所述第一连接金属层对应的与第二测试金属层位于同一层，所述第一导电插塞位于所述第一娃通孔的上方。可选的，当所述第二测试金属层的数量大于一层时，位于不同层的第二测试金属层之间通过第二导电插塞和第二连接金属层相连接，所述第二连接金属层对应的与第一测试金属层位于同一层，所述第二导电插塞位于所述第二娃通孔的上方。可选的，位于同一层的第一导电插塞、位于同一层的第二导电插塞至少包括四个导电插塞。可选的，位于同一层的第一测试金属层、第二连接金属层之间的最小间距为最小设计尺寸；位于同一层的第二测试金属层、第一连接金属层之间的最小间距为最小设计尺寸。可选的，所述相邻层的第一测试金属层和第二测试金属层的形状以第一硅通孔和第二硅通孔之间的垂直平分线镜像对称。可选的，当所述第一硅通孔和第二硅通孔的数量都为一个时，所述第一测试金属层、第二测试金属层为矩形金属线，位于相邻层的第一测试金属层、第二测试金属层的长度相等且大于所述第一硅通孔和第二硅通孔之间间距的一半。可选的，当所述第一硅通孔、第二硅通孔的数量都至少为两个时，所述第一测试金属层、第二测试金属层的形状为梳状金属线，所述第一硅通孔或第二硅通孔的位置对应于所述梳状金属线每一根梳齿和梳柄交叉的位置，所述第一测试金属层、第二测试金属层的梳状金属线的梳齿的长度相同且大于所述第一硅通孔和第二硅通孔之间间距的一半。可选的，最靠近第一娃通孔的第一测试金属层形成于所述第一娃通孔表面，最靠近第二硅通孔的第二测试金属层通过第二导电插塞与所述第二硅通孔相连接。可选的，最靠近第一娃通孔的第一测试金属层通过第一导电插塞与所述第一娃通孔相连接，最靠近第二硅通孔的第二测试金属层形成于所述第二硅通孔表面。可选的，所述不同的第一硅通孔、第二硅通孔之间的间距为最小设计间距。本专利技术实施例还提供了 一种利用所述硅通孔检测结构的检测方法，包括:将检测电压施加在所述第一测试金属层和第二测试金属层两端；利用所述检测电压检测第一测试金属层和第二测试金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。可选的，将所述击穿电压与参考击穿电压进行比较，当所述击穿电压与参考击穿电压不同时，判断所述硅通孔表面存在铜突起。本专利技术实施例还提供了 一种利用所述硅通孔检测结构的检测方法，包括:将检测电压施加在所述第一测试金属层和第二测试金属层两端；利用所述检测电压检测第一测试金属层和第二测试金属层之间的电容，从而判断所述硅通孔表面是否存在铜突起。可选的，将所述电容与参考电容进行比较，当所述电容与参考电容不一致时，判断所述硅通孔表面存在铜突起。与现有技术相比，本专利技术具有以下优点:所述硅通孔检测结构包括第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；至少一层第一测试金属层位于所述第一硅通孔和部分半导体基底上方，至少一层第二测试金属层位于所述第二硅通孔和部分半导体基底上方的，且所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。由于硅通孔表面存在铜突起时会使得第一测试金属层和第二测试金属层发生变形，第一测试金属层、第二测试金属层之间的间距会发生变化，使得第一测试金属层、第二测试金属层的击穿电压、电容发生变化，通过测试对应的击穿电压、电容，从而可以检测出硅通孔表面是否存在铜突起。附图说明图1是现有的在硅通孔表面形成铜突起的结构示意图；图2是本专利技术第一实施例的硅通孔检测结构的剖面结构示意图；图3、图4是本专利技术第一实施例的硅通孔检测结构的横截剖面结构示意图；图5、图6是本专利技术第二实施例的硅通孔检测结构的横截剖面结构示意图；图7是本专利技术第三实施例的硅通孔检测结构的剖面结构示意图；图8、图9是所述硅通孔检测结构中的硅通孔表面出现铜突起的硅通孔检测结构的结构示意图。具体实施例方式在
技术介绍
中已经提到，在高温时，硅通孔中的铜容易从硅通孔的开口处挤出，形成铜突起。所述铜突起会使得后续形成的互连层表面不平整，影响互连层的电学性能。当所述硅通孔表面已经形成有互连层时，所述铜突起更会影响所述互连层的电学性能，甚至可能会导致互连层短路。因此，需要对所述硅通孔进行检测，尽早淘汰存在缺陷的半导体结构，避免硅通孔表面形成有铜突起的半导体结构进入后端制造工艺，影响最终产品的良率本文档来自技高网...

【技术保护点】
一种硅通孔检测结构，其特征在于，包括：半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。

【技术特征摘要】

【专利技术属性】
技术研发人员：冯军宏，甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：