一种半导体栅结构及其形成方法技术

本发明专利技术提出一种半导体栅结构及其形成方法，其中，该方法包括：提供以Ge层为表面的衬底；在Ge层之上形成Sn层，其中，Ge与Sn层之间的界面为GeSn层；去除Sn层以暴露GeSn层；对GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及在钝化层之上形成栅堆叠结构。本发明专利技术能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，具有简便易行、成本低的优点。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及。
技术介绍
半导体Ge的电子空穴迁移率高，且可利用高k电介质来克服Ge氧化物的不稳定性，使得它被视作先进的器件衬底和沟道材料而受到大量关注。但是，将高k介质材料直接沉积在用稀酸(稀盐酸或稀氢氟酸)清洗过的Ge表面，通常表现出高界面电荷陷阱密度和很差的漏电流特性。因此，需要在沉积高k介质材料之前对Ge表面进行适当的钝化处理，以改善高k介质与Ge之间的界面特性。现有技术中，通过将Ge在氨气氛围中退火以形成GeON界面层，鉴于该GeON层能够有效阻止Ge向金属氧化物层扩散，从而可以改善采用高k介质的Ge基器件的性能。但这种退火引入氮元素的方法通常需要550°C以上的高温处理，因为洁净的Ge表面在温度低于550°C时对NH3是惰性即不会发生反应的。然而，如此高温的处理往往会导致N元素在Ge/GeON界面堆积，并劣化界面性能。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。为此，本专利技术的一个目的在于提出一种具有GeSnN或GeSnON钝化层，厚度薄且电学性质好的半导体栅结构的形成方法。本专利技术的另一个目的在于提出两种具有GeSnN或GeSnON钝化层，厚度薄且电学性质好的半导体栅结构。根据本专利技术实施例的半导体栅结构形成方法，包括:S1.提供以Ge层为表面的衬底；S2.在所述Ge层之上形成Sn层，其中，所述Ge与所述Sn层之间的界面为GeSn层；S3.去除所述Sn层以暴露所述GeSn层；S4.对所述GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及S5.在所述钝化层之上形成栅堆叠结构。优选地，在去除所述Sn层之前进一步包括:通过退火处理强化所述GeSn层。优选地，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以露出所述GeSn层。优选地，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。优选地，所述钝化处理为:在含氮气氛和/或含氮的等离子体气氛中退火钝化，以使所述GeSn层部分或全部变成GeSnN或GeSnON钝化层。优选地，所述退火钝化的温度为100-600摄氏度。优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。根据本专利技术实施例的半导体栅结构形成方法，首先在Ge衬底上形成Sn金属层，并在界面形成GeSn层，再用湿法腐蚀去除上层Sn层并可以减薄GeSn层，然后将GeSn层部分或全部通过钝化处理转变为GeSnN或GeSnON钝化层，从而提高Ge基上栅堆叠的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，本方法还具有简便易行的优点。根据本专利技术实施例的一种半导体栅结构，包括:以Ge层为表面的衬底；位于所述Ge层之上的GeSn层；位于所述GeSn层之上的GeSnN或GeSnON钝化层；以及位于所述钝化层之上的栅堆叠结构。优选地，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到的。优选地,所述GeSnN或GeSnON钝化层是所述GeSn层的表层部分在含氮和/或氮的等离子体气氛中退火钝化得到的。优选地，所述退火钝化的温度为100-600摄氏度。优选地，所述GeSn层的表层部分是利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述GeSn之上的所述Sn层后暴露出来的。优选地，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。根据本专利技术实施例的另一种半导体栅结构，包括:以Ge层为表面的衬底；位于所述Ge层之上的GeSnN或GeSnON钝化层；以及位于所述钝化层之上的栅堆叠结构。优选地，所述GeSnN或GeSnON钝化层是通过如下方法得到的:在所述Ge层上形成Sn层，在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到GeSn层；利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述GeSn之上的所述Sn层后暴露出所述GeSn层；将所述GeSn层的全部在含氮和/或氮的等离子体的气氛中退火钝化得到的。优选地，所述退火钝化的温度为100-600摄氏度。优选地，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。根据本专利技术实施例的半导体栅结构，具有GeSnN或GeSnON钝化层，同时还可以根据需要在Ge与钝化层之间还形成有高性能的GeSn半导体层，GeSn和钝化层的厚度可控，提高了具有高k介质的Ge基器件的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，本结构还具有成本低的优点。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:图1为本专利技术实施例的半导体栅结构形成方法的流程图2(a)为本专利技术第一实施例的半导体栅结构的结构示意图2(b)为本专利技术第二实施例的半导体栅结构的结构示意图3(a)为经过HCl清洗并在NH3气氛中退火后的Ge样品和Ge/GeSnON样品的XPSGe3d能谱图3 (b)为图3 (a)的两个样品的XPS Sn3d能谱图3 (C)为图3 (a)的两个样品的XPS Nls能谱图4(a)为根据本专利技术方法得到的Ge/Sn/Hf02/Al叠层结构的剖面高分辨率透射电镜图4(b)为根据本专利技术方法得到的Ge/GeSn0N/Hf02/Al叠层结构的剖面高分辨率透射电镜图4(C)为Ge/Hf02/Al叠层结构的剖面高分辨率透射电镜图5 为(a) Ge/Hf02/Al 和(b) Ge/GeSn0N/Hf02/Al 结构的 MOS 电容的 Cg-Vg 特性曲线.图6 为 Ge/Hf02/Al 和 Ge/GeSn0N/Hf02/Al 结构的 MOS 电容的 Jg-Vg 特性曲线。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电本文档来自技高网...

【技术保护点】
一种半导体栅结构形成方法，其特征在于，包括以下步骤：S1.提供以Ge层为表面的衬底；S2.在所述Ge层之上形成Sn层，其中，所述Ge与所述Sn层之间的界面为GeSn层；S3.去除所述Sn层以暴露所述GeSn层；S4.对所述GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及S5.在所述钝化层之上形成栅堆叠结构。

【技术特征摘要】
1.一种半导体栅结构形成方法，其特征在于，包括以下步骤: 51.提供以Ge层为表面的衬底； 52.在所述Ge层之上形成Sn层，其中，所述Ge与所述Sn层之间的界面为GeSn层； 53.去除所述Sn层以暴露所述GeSn层； 54.对所述GeSn层进行钝化处理以形成GeSnN或GeSnON钝化层；以及 55.在所述钝化层之上形成栅堆叠结构。2.如权利要求1所述的半导体栅结构形成方法，其特征在于，在去除所述Sn层之前进一步包括:通过退火处理强化所述GeSn层。3.如权利要求1或2所述的半导体栅结构形成方法，其特征在于，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以露出所述GeSn层。4.如权利要求3所述的半导体栅结构形成方法，其特征在于，所述清洗后保留下来的所述GeSn层的厚度为0.5_40nm。5.如权利要求1或2所述的半导体栅结构形成方法，其特征在于，所述钝化处理为:在含氮和/或氮的等离子体的气氛中退火钝化，以使所述GeSn层部分或全部变成GeSnN或GeSnON钝化层。6.如权利要求5所述的半导体栅结构形成方法，其特征在于，所述退火钝化的温度为100-600摄氏度。7.如权利要求1所述的半导体栅结构形成方法，其特征在于，所述以Ge层为表面的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。8.一种半导体栅结构，其特征在于，包括: 以Ge层为表面的衬底； 位于所述Ge层之上的GeSn层； 位于所述GeSn层之上的GeSnN或GeSnON钝化层；以及 位于所述钝化层之上的栅堆叠结构。9.如权利要求8所述的半导体栅结构，其特征在于，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处...

【专利技术属性】
技术研发人员：赵梅，梁仁荣，王敬，许军，
申请(专利权)人：清华大学，
类型：发明
国别省市：