计算幅度调制信号接收信噪比的电路制造技术

本发明专利技术公开了一种计算幅度调制信号接收信噪比的电路，包括：计数器，按幅度调制信号的频率信号的采样周期进行计数；第一累加器，其输入信号是频率信号；减法模块，一输入端输入频率信号，另一输入端连接第一累加器；取绝对值模块，其输入端连接减法模块；第二累加器，其输入端连接取绝对值模块；第一除法模块，一输入端连接第一累加器，另一输入端连接第二累加器；查找表模块，其输入端连接第一除法模块；加法器，一输入端连接第一除法模块，另一输入端连接查找表模块；第二除法模块，一输入端连接加法器，另一输入端输入常数；寄存器，其输入端连接第二除法模块，输出接收信号的信噪比。本发明专利技术无需知道发送信息，就能计算出幅度调制信号信噪比。

【技术实现步骤摘要】
计算幅度调制信号接收信噪比的电路
本专利技术涉及数字信号传输领域，特别是涉及一种计算幅度调制信号接收信噪比的电路。
技术介绍
幅度调制是常用的信号调制方式，而信噪比的计算是各类产品，比如AM(调幅)收音机，非接卡等一切具有AM接收功能的产品普遍需要实现的功能。目前计算幅度调制信号信噪比的方法包括：用数据中一部分已知的信息比如固定的同步帧头，或已知的一定格式的数据包头，计算接收信号中幅度调制信号的信噪比。
技术实现思路
本专利技术要解决的技术问题是提供一种计算幅度调制信号接收信噪比的电路，无需知道发送信息，就能计算出接收信号中幅度调制信号信噪比。为解决上述技术问题，本专利技术的计算幅度调制信号接收信噪比的电路，包括：一计数器，按照幅度调制信号的频率信号sig_freq的采样周期进行计数，频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差；一第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq，输出信号为sum_freq；该第一累加器受所述计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器2清0；一减法模块，其一个输入端输入幅度调制信号的频率信号sig_freq，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq，作为减数；其输出信号为err_freq；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs，用于计算均方差所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs；该第二累加器受所述计数器输出信号state1、输出信号state2控制；当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一第一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq，作为被除数；另一个输入端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_freq_abs，作为除数，其输出信号为snr_est；用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est；一查找表模块，其输入端与所述除法模块相连接，输入第一除法模块的输出信号snr_est，其输出信号为est_err；该查找表模块用于记录和输出，仿真时信道上加上的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值；一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal；用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一第二除法模块，其一个输入端与所述加法器的输出端相连接，作为被除数；另一个输入端输入一个常数，作为除数；用于对信噪比中作为信号能量的频率信号做归一化处理；一寄存器，其输入端与所述第二除法模块的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受计数器输出信号state2控制；当计数器输出信号state2＝1时，输出信号snr_o变为第二除法模块的输出snr_t；当计数器输出信号state2＝0时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。由于在理想幅度调制信号中，频率是不变的；因此，本专利技术的核心思想是通过把调制信号频率的标准差看作是接收的噪声能量，把频率的平均值看作接收的信号能量，来直接计算信号带宽内幅度调制信号的接收信噪比。其中标准差的计算简化为计算差值之后取绝对值的累加。这样计算出来的信噪比跟用白噪声信道仿真出来的信噪比存在一个正向关系。如果需要准确的信噪比，可以把以上计算出来的信噪比加上一个误差值来得到。这里的误差值是指经过仿真，对比仿真时加在信道上的真正信噪比(已知信噪比)，与按本专利技术的电路计算的信噪比之间的误差。因此，本专利技术无需知道发送信息，就能计算出接收信号中幅度调制信号信噪比，而目前的AM接收器的SNR(信噪比)计算都需要知道发送的具体信息才能做。但是有些应用比如AM收音机，接收器是无法预先知道AM发送电台发送的信息的，这样用传统方法就无法计算SNR值。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：附图是计算幅度调制信号接收信噪比的电路原理框图。具体实施方式附图是所述计算幅度调制信号接收信噪比的电路一实施例原理框图，包括：一计数器1，按照幅度调制信号的频率信号sig_freq的采样周期进行计数。频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期。计数周期为2N+1，其中N为正整数。所述计数器1有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2。当所述计数器1的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0。当所述计数器1的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0。当所述计数器1的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0。这样当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差。一第一累加器2，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq。输出信号为sum_freq。第一累加器2受计数器1的输出信号state0，state2控制，当计数器1的输出信号state0＝1时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器1的输出信号state0＝0时，保持累加结果；当计数器1的输出信号state2＝1时，对第一累加器2清0。一第一右移位模块3，其输入端与所述第一累加器2的输出端相连接，输入第一累加器2的输出信号sum_freq，对第一累加器2的输出信号sum_freq进行右移位；其输出信号为aver_freq。第一右移位模本文档来自技高网...

【技术保护点】
一种计算幅度调制信号接收信噪比的电路，其特征在于，包括：一计数器，按照幅度调制信号的频率信号sig_freq的采样周期进行计数，频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N?1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1?1之间时，表示所述电路在计算均方差；一第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq，输出信号为sum_freq；该第一累加器受所述计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器2清0；一减法模块，其一个输入端输入幅度调制信号的频率信号sig_freq，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq，作为减数；其输出信号为err_freq；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs，，用于计算均方差所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs；该第二累加器受所述计数器输出信号state1、输出信号state2控制；当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一第一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq，作为被除数，另一个输入端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_freq_abs，作为除数，其输出信号为snr_est；用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est；一查找表模块，其输入端与所述除法模块的输出端相连接，输入第一除法模块的输出信号snr_est，其输出信号为est_err；该查找表模块用于记录和输出，仿真时信道上加上的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值；一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal；用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一第二除法模块，其一个输入端与所述加法器的输出端相连接，作为被除数，另一个输入端输入一个常数，作为除数；用于对信噪比中作为信 号能量计算的频率信号做归一化处理；一寄存器，其输入端与所述第二除法模块的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受计数器输出信号state2控制；当计数器输出信号state2＝1时，输出信号snr_o变为第二除法模块的输出snr_t；当计数器输出信号state2＝0时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。...

【技术特征摘要】
1.一种计算幅度调制信号接收信噪比的电路，其特征在于，包括：一计数器，按照幅度调制信号的频率信号sig_freq的采样周期进行计数，频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差；一第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq，输出信号为sum_freq；该第一累加器受所述计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器2清0；一减法模块，其一个输入端输入幅度调制信号的频率信号sig_freq，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq，作为减数；其输出信号为err_freq；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs，用于计算均方差所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs；该第二累加器受所述计数器输出信号state1、输出信号state2控制；当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一第一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_fre...

【专利技术属性】
技术研发人员：王吉健，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：