时钟幅度加倍电路制造技术

本发明专利技术公开了一种时钟幅度加倍电路，其两个电容的第一电极分别接正反相输入时钟信号，反相输出时钟信号通过NMOS管接地、通过PMOS管接第二电容的第二电极并受正相输入时钟控制；正相输出时钟信号通过NMOS管接地、通过PMOS管接第一电容的第二电极并受反相输入时钟控制。第一和第二电容的第二电极分别通过门极电压自举控制的PMOS管连接到电源电压，两个PMOS管的门极分别通过一个NMOS管接地以及一个PMOS管接对应的电容的第二电极并受对应的输入时钟控制，传输时两个PMOS管的门极电压为0，能有效传输；隔断时，门极电压为对应的电容的第二电极的升高后的电压，能完全隔断。本发明专利技术能在理想情况下实现时钟信号幅度加倍。

【技术实现步骤摘要】

【技术保护点】
一种时钟幅度加倍电路，其特征在于，包括：第一NMOS管、第一PMOS管和第一电容，所述第一NMOS管的栅极、所述第一PMOS管的栅极和所述第一电容的第一极板都连接正相输入时钟信号,所述第一NMOS管的源极接地，所述第一NMOS管的漏极和所述第一PMOS管的漏极连接在一起并输出反相输出时钟信号；第二NMOS管、第二PMOS管和第二电容，所述第二NMOS管的栅极、所述第二PMOS管的栅极和所述第二电容的第一极板都连接反相输入时钟信号,所述第二NMOS管的源极接地，所述第二NMOS管的漏极和所述第二PMOS管的漏极连接在一起并输出正相输出时钟信号；所述第一PMOS管的源极连接所述第二电容的第二极板，所述第二PMOS管的源极连接所述第一电容的第二极板；第三PMOS管、第四PMOS管和第三NMOS管，所述第三PMOS管的漏极和所述第四PMOS管的源极都接所述第二电容的第二极板，所述第三PMOS管的栅极、所述第四PMOS管的漏极和所述第三NMOS管的漏极连接在一起，所述第三NMOS管的栅极和所述第四PMOS管的栅极都接所述正相输入时钟信号，所述第三PMOS管的源极接电源电压，所述第三NMOS管的源极接地；第五PMOS管、第六PMOS管和第四NMOS管，所述第五PMOS管的漏极和所述第六PMOS管的源极都接所述第一电容的第二极板，所述第五PMOS管的栅极、所述第六PMOS管的漏极和所述第四NMOS管的漏极连接在一起，所述第四NMOS管的栅极和所述第六PMOS管的栅极都接所述反相输入时钟信号，所述第五PMOS管的源极接电源电压，所述第四NMOS管的源极接地。...

【技术特征摘要】

【专利技术属性】
技术研发人员：冯国友，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31