一种实现DDS幅度调制输出的电路制造技术

本实用新型专利技术的实现DDS幅度调制输出的电路，包括MCU、DDS、DAC和电阻Rs，特征在于：包括锁存器；锁存器输入端通过并行接口与MCU相连，输出端通过并行接口连接到DAC输入端；MCU经过锁存器缓冲控制DAC输出电压的变化，引起DDS片内DAC满量程电流变化，实现DDS的调幅输出。本实用新型专利技术利用DAC实现了对DDS输出信号的幅度调制，调制精度高、速度快。

【技术实现步骤摘要】
—种实现DDS幅度调制输出的电路
本技术涉及电子信息领域的信号幅度调制技术，特别涉及一种实现DDS幅度调制信号输出的电路。
技术介绍
DDS即直接数字式合成器，具有输出频率调节方便、频率分辨率高、转换时间短等优点，被广泛应用于通信与仪器仪表领域中作为信号发生器使用。通常信号发生器输出的幅度是需要连续变化的，而且有时需要产生幅度调制信号。但由于受性能指标和电路复杂程度的限制，商用DDS芯片本身没有直接的幅度调制功能。为实现DDS的幅度调制输出，目前常用的方法是在DDS输出端外加可变增益放大电路，通过控制放大电路的增益变化来改变输出信号幅度。这种方法便于大信号输出，而对于小信号输出，还需引入衰耗器，势必要增加相应的控制电路，使电路复杂度提高、可靠性下降，而且制作成本进一步提高；更为严重的是，引入放大器之后，信号的噪声性能也会明显下降。
技术实现思路
为了克服上述技术问题的缺点，本技术提供了 一种控制灵活、性能优异的DDS输出信号幅度调制电路。本技术的实现DDS幅度调制输出的电路，包括微控制器MCU、用于产生设定频率信号的DDS、用于控制DDS片内电流型DAC满量程电流的高速DAC和电阻Rs，其特别之处在于:还包括锁存器；所述锁存器的输入端通过并行接口与MCU相连，锁存器数据输出端通过并行接口连接到高速DAC的数据输入端；所述高速DAC的模拟电压输出端连接电阻Rs的一端，Rs的另一端接DDS的片内电流型DAC满量程电流设置引脚“DAC Rset”;所述MCU对DDS的输出频率和锁存器的数据进行控制。所述高速DAC工作在数据直通、直接转换模式，使得DDS输出信号幅度随高速DAC的输入数据快速变化，实现幅度调制；所述电阻Rs用于限制DDS片内DAC满量程电流I的设置数值，避免因I过大而烧坏DDS。本技术的的有益效果是:MCU和锁存器之间、锁存器和高速DAC之间采用并行接口连接方式，高速DAC工作在数据直通、直接转换模式，使得数-模转换时间短，可以快速实现高精度幅度调制，避免出现幅度变化滞后的情况；锁存器连接在MCU和高速DAC之间，将MCU和高速DAC隔离，避免了 MCU的时钟及高速变化的数据对DDS输出信号频谱性能的影响，可以减少杂散信号的分量及幅度，得到较为纯净的输出信号。【附图说明】附图为本技术的电原理框图。图中:IMCU, 2直接数字式频率合成器DDS，3锁存器，4高速DAC。【具体实施方式】结合附图，本技术的实现DDS幅度调制输出的电路，其包括MCU(I)、DDS(2)、锁存器⑶、高速DAC(4)、电阻Rs、DDS片内DAC的两个负载电阻RL。所示的MCU通过串行接口或者并行接口与DDS相连，通过并行接口与锁存器输入端相连；锁存器的数据输出端与高速DAC的并行数据输入端相连；高速DAC的模拟电压输出端与Rs相连，Rs的另一端连接到 DDS 的 “DAC Rset ” 端。MCU控制DDS输出需要的信号频率，并将DDS输出信号的幅度数据写入到锁存器中；高速DAC工作在数据直通、直接转换模式，及时将锁存器送来的数据转换成模拟电压，经过电阻Rs后控制DDS片内屯流型DAC的满量程电流I按设定规律变化，进而控制DDS的输出信号电压幅度，幅度调制信号以平衡方式从DDS的10UT、IOUTB引脚输出。DDS片内电流型DAC的满量程电流I与其基准电压Vkef、片外高速DAC输出电压Vdac和电阻Rs有关。根据DDS数据手册提供的满量程电流计算系数m，可以得到I的表达式为:I = mX (Veef-Vdac)/Rs............(I)通过对电路进行的分析，DDS输出信号幅度Vtjut由下式确定:Vout = I X Rl = m X (Veef-Vdac) X Rl/Rs利用高速DAC将MCU送来的幅度数据转换成高精度模拟电压，以此控制DDS片内DAC的满量程电流变化，从而准确控制DDS的输出信号电压幅度，实现调幅输出；连接在MCU和高速DAC之间的锁存器，将MCU和DAC隔离，减少了 MCU对DDS输出信号质量的影响，得到较为纯净的输出信号。本文档来自技高网...

【技术保护点】
一种实现DDS幅度调制输出的电路，包括微控制器MCU、用于产生设定频率信号的DDS、用于控制DDS片内电流型DAC满量程电流的高速DAC和电阻Rs，其特征在于：还包括锁存器；所述锁存器的输入端通过并行接口与MCU相连，锁存器数据输出端通过并行接口连接到高速DAC的数据输入端；所述高速DAC的模拟电压输出端连接电阻Rs的一端，Rs的另一端接DDS的片内电流型DAC满量程电流设置引脚“DAC Rset”；所述MCU对DDS的输出频率和锁存器的数据进行控制。

【技术特征摘要】
1.一种实现DDS幅度调制输出的电路，包括微控制器MCU、用于产生设定频率信号的DDS、用于控制DDS片内电流型DAC满量程电流的高速DAC和电阻Rs，其特征在于:还包括锁存器；所述锁存器的输入端通过并行接口与MCU相连，锁存器数...

【专利技术属性】
技术研发人员：司朝良，钟凌惠，
申请(专利权)人：山东交通学院，
类型：新型
国别省市：山东;37