一种实现DDS幅度调制输出的方法及电路技术

本发明专利技术的实现DDS幅度调制输出的方法，包括a.选取DDS；b.选取并行接口的DAC；c.选取并行锁存器，锁存器输出端与DAC数据输入端相连；d.电阻RS串接在DAC输出和DDS的DAC Rset之间；e.用MCU控制DDS和锁存器。本发明专利技术的实现DDS幅度调制输出的电路，包括MCU、DDS、DAC和电阻RS，特征在于：包括锁存器；锁存器输入端通过并行接口与MCU相连，输出端通过并行接口连接到DAC输入端；MCU经过锁存器缓冲控制DAC输出电压的变化，引起DDS片内DAC满量程电流变化，实现DDS的调幅输出。本发明专利技术利用DAC实现了对DDS输出信号的精确幅度调制。

【技术实现步骤摘要】

本专利技术涉及电子信息领域的信号幅度调制技术，特别涉及一种实现DDS幅度调制信号输出的方法及电路。
技术介绍
DDS即直接数字式合成器，由于具有输出频率调节方便、频率分辨率高、转换时间短等优点，被广泛应用于通信与仪器仪表领域中作为信号发生器使用。通常信号发生器输出的幅度是需要连续变化的，而且有时需要产生幅度调制信号。但由于受性能指标和电路复杂程度的限制，商用DDS芯片本身没有直接的幅度调制功能。为实现DDS的幅度调制输出，目前常用的方法是在DDS输出端外加可变增益放大电路，通过控制放大电路的增益变化来改变输出信号幅度。这种方法便于大信号输出，而对于小信号输出，还需引入衰耗器，势必要增加相应的控制电路，使电路复杂度提高、可靠性下降，而且制作成本进一步提高；更为严重的是，引入放大器之后，信号的噪声性能也会明显下降。
技术实现思路
为了克服上述技术问题的缺点，本专利技术提供了一种控制灵活、性能优异的DDS幅度调制输出实现方法。本专利技术的实现DDS幅度调制输出的方法，其特别之处在于，包括以下步骤：a.选取一个直接数字式频率合成器DDS，设其片内电流型DAC的基准电压为VREF、满量程电流为I，I的设置端为连到芯片外部的引脚“DAC Rset”；b.选取一个带并行输入接口的高速DAC，设其数-模转换后的模拟输出电压为VDAC；c.选取一个并行输入、并行输出的锁存器，锁存器的数据位数与高速DAC的分辨率位数相同，锁存器的数据输出端与高速DAC的并行数据输入端相连；d.选取一个电阻RS，RS的一端接在高速DAC的模拟电压输出端，另一端连接到DDS的“DAC Rset”端；e.选取一个微控制器MCU，用于对DDS的输出频率和高速DAC的输出电压进行控制。直接数字式频率合成器DDS用于产生设定频率的信号输出；高速DAC输出电压的变化控制DDS的输出信号幅度相应改变，实现调幅输出。本专利技术的实现DDS幅度调制输出的方法，所述步骤e中，MCU通过串行接口或者并行接口与DDS相连，设定DDS输出信号频率；MCU通过并行接口与锁存器输入端相连，将数据写入到锁存器中；高速DAC工作在数据直通、直接转换模式，及时将锁存器送来的数据转换成模拟电压输出，该模拟电压的变化控制DDS片内电流型DAC的满量程电流I随之改变，在DDS的输出端得到幅度调制的设定频率的信号。根据DDS数据手册提供的满量程电流计算系数m，可以得到DDS片内电流型DAC的满量程电流I与片外高速DAC输出电压VDAC的关系为：I＝m×(VREF-VDAC)/RS…………(1)DDS输出信号幅度Vout还与其外接负载电阻RL有关，表达式为：Vout＝I×RL＝m×(VREF-VDAC)×RL/RS…………(2)相应地，为了克服上述技术问题的缺点，本专利技术提供了一种实用的实现DDS幅度调制输出的电路。本专利技术的实现DDS幅度调制输出的电路，包括微控制器MCU、用于产生设定频率信号的DDS、用于控制DDS片内电流型DAC满量程电流的高速DAC和电阻RS，其特别之处在于：还包括锁存器；所述锁存器的输入端通过并行接口与MCU相连，锁存器数据输出端通过并行接口连接到高速DAC的数据输入端；所述高速DAC的模拟电压输出端连接电阻RS的一端，RS的另一端接DDS的片内电流型DAC满量程电流设置引脚“DAC Rset”；所述MCU通过编程控制送入锁存器的数据。所述高速DAC工作在数据直通、直接转换模式，使得DDS输出信号幅度随高速DAC的输入数据快速变化，实现幅度调制；所述电阻RS用于限制DDS片内DAC满量程电流I的设置数值，避免因I过大而烧坏DDS。本专利技术的有益效果是：MCU和锁存器之间、锁存器和高速DAC之间采用并行接口连接方式，高速DAC工作在数据直通、直接转换模式，使得数-模转换时间短，可以快速实现高精度幅度调制，避免出现幅度变化滞后的情况；锁存器连接在MCU和高速DAC之间，将MCU和高速DAC隔离，避免了MCU的时钟及高速变化的数据对DDS输出信号频谱性能的影响，可以减少杂散信号的分量及幅度，得到较为纯净的输出信号。附图说明附图为本专利技术的电原理框图。图中：1MCU，2直接数字式频率合成器DDS，3锁存器，4高速DAC。具体实施方式结合附图，实现DDS幅度调制输出的方法，按照以下步骤进行：a.选取一个直接数字式频率合成器DDS(2)，产生需要频率的信号；设DDS片内电流型DAC的基准电压为VREF、满量程电流为I，该I的设置端为连到芯片外部的引脚“DAC Rset”；b.选取一个带并行输入接口的高速DAC(4)，设其模拟输出电压为VDAC；c.选取一个并行输入、并行输出的锁存器(3)，锁存器的数据位数与高速DAC的分辨率位数相同，锁存器的数据输出端与高速DAC的并行数据输入端相连；d.选取一个电阻RS，RS的一端接在高速DAC的模拟电压输出端，另一端连接到DDS的“DAC Rset”端；e.选取一个微控制器MCU(1)，通过串行接口或者并行接口与DDS相连，MCU通过并行接口与锁存器输入端相连。在上述实现DDS幅度调制输出的方法中，直接数字式频率合成器DDS在MCU的控制下产生需要频率的信号输出；MCU通过并行接口将DDS输出信号幅度数据写入到锁存器中；高速DAC工作在数据直通、直接转换模式，及时将锁存器送来的数据转换成模拟电压输出，经过电阻RS后控制DDS片内电流型DAC的满量程电流I按设定规律变化，进而控制DDS的输出信号电压幅度，实现调幅输出。如附图所示，给出了本专利技术的实现DDS幅度调制输出的电路，其包括MCU(1)、DDS(2)、锁存器(3)、高速DAC(4)、电阻RS、DDS片内DAC的两个负载电阻RL。所示的MCU通过串行接口或者并行接口与DDS相连，通过并行接口与锁存器输入端相连；锁存器的数据输出端与高速DAC的并行数据输入端相连；高速DAC的模拟电压输出端与RS相连，RS的另一端连接到DDS的“DAC Rset”端；幅度调制信号以平衡方式从DDS的IOUT、IOUTB引脚输出。通过对电路进行的分析，可以得出DDS输出信号幅度Vout的表达式为：Vout＝I×RL＝m×(VREF-VDAC)×RL/RS利用高速DAC及时将MCU送来的幅度数据转换成高精度模拟电压，控制DDS片内DAC的满量程电流变化，从而准确控制DDS的输出信号电压幅度，实现调幅输出；连接在MCU和高速DAC之间的锁存器，将MCU和DAC隔离，减少了MCU对DDS输出信号本文档来自技高网...

【技术保护点】
一种实现DDS幅度调制输出的方法，其特征在于，包括以下步骤：a.选取一个直接数字式频率合成器DDS，设其片内电流型DAC的基准电压为VREF、满量程电流为I，I的设置端为连到芯片外部的引脚“DAC Rset”；b.选取一个带并行输入接口的高速DAC，设其数‑模转换后的模拟输出电压为VDAC；c.选取一个并行输入、并行输出的锁存器，锁存器的数据位数与高速DAC的分辨率位数相同，锁存器的数据输出端与高速DAC的并行数据输入端相连；d.选取一个电阻RS，RS的一端接在高速DAC的模拟电压输出端，另一端连接到DDS的“DAC Rset”端；e.选取一个微控制器MCU，用于对DDS的输出频率和高速DAC的输出电压进行控制。

【技术特征摘要】
1.一种实现DDS幅度调制输出的方法，其特征在于，包括以下步骤：
a.选取一个直接数字式频率合成器DDS，设其片内电流型DAC的基准电压为VREF、满量程
电流为I，I的设置端为连到芯片外部的引脚“DAC Rset”；
b.选取一个带并行输入接口的高速DAC，设其数-模转换后的模拟输出电压为VDAC；
c.选取一个并行输入、并行输出的锁存器，锁存器的数据位数与高速DAC的分辨率位数相
同，锁存器的数据输出端与高速DAC的并行数据输入端相连；
d.选取一个电阻RS，RS的一端接在高速DAC的模拟电压输出端，另一端连接到DDS的“DAC 
Rset”端；
e.选取一个微控制器MCU，用于对DDS的输出频率和高速DAC的输出电压进行控制。
2.根据权利要求1所述的实现DDS幅度调制输出的方法，其特征在于，所述步骤e中，MCU
通过串行接口或者并行接口与...

【专利技术属性】
技术研发人员：司朝良，钟凌惠，
申请(专利权)人：山东交通学院，
类型：发明
国别省市：山东;37