闪存存储器的位线控制电路制造技术

技术编号:8774712 阅读:216 留言:0更新日期:2013-06-08 18:28
本发明专利技术公开了一种闪存存储器的位线控制电路;包括:相邻两个存储单元A和B;存储单元A和B的位线分别为BL1和BL2;存储单元A和B共有的源极信号线SL;存储单元A和B共有的SONOS线和字线分别为WLS和WL;位线写控制电路D,晶体管M10和晶体管M11控制BL1;晶体管M12和晶体管M13控制BL2;字线译码及驱动电路C;在VNEG进入M11及M13之前加入一个N型晶体管M14,晶体管M14的漏极、栅极、源极和衬底分别接VNEG_C、VNEG_HALF、VNEG和VNEG;VENG_C接至M11和M13的漏极;由VNEG_HALF的电位决定VNEG是否进入位线。本发明专利技术的选择管处于开启状态时,位线信号从编程电压断开,当选择管关闭时,位线信号才正确连接至编程电压,从而改善电荷泵启动过程中位线间漏电流的情况。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储芯片控制电路。
技术介绍
附图说明图1所示为现有技术的电路示意图。A,B为相邻两个存储单元,BLl和BL2分别为A和B的位线;SL为A和B共有的源极信号线;WLS和WL分别为A,B共有的SONOS线和字线。D为位线写控制电路,MlO和Mll控制BLl ;M12和M13控制BL2。C为字线译码及驱动电路。图2所示为现有电路编程操作的工作流程。进行编程操作时,先建立好位线信号,再启动电荷泵,接着持续编程一段时间。假设要写入的内容为DINl = ‘l’,DINl =,0’,根据该闪存技术操作条件,则A、B存储单元的操作条件要求如表一所示,其它相关控制信号状态如下:NET1 =’0’,NET4 =’ I’。VPOS为正高压信号;VNEG为负高压信号;VNEG_HALF为负高压信号,其最终电压值介于VNEG和GND之间;VBL为编程禁止信号,其值介于VDD和GND之间;VNEG和VNEGJiALF由同一电荷泵提供。

【技术保护点】
一种闪存存储器的位线控制电路;包括:相邻两个存储单元A和B;存储单元A和B的位线分别为BL1和BL2;存储单元A和B共有的源极信号线SL;存储单元A和B共有的SONOS线和字线分别为WLS和WL;位线写控制电路D,晶体管M10和晶体管M11控制BL1;晶体管M12和晶体管M13控制BL2;字线译码及驱动电路C;其特征在于,在晶体管M11及晶体管M13之前加入一个N型晶体管M14,晶体管M14的漏极、栅极、源极分别接负位线控制晶体管的域值电压VNEG_C、负高压信号VNEG_HALF、负高压信号VNEG,其衬底接负高压信号VNEG;位线控制晶体管的域值电压VENG_C接至晶体管M11和晶体管M1...

【技术特征摘要】
1.一种闪存存储器的位线控制电路;包括: 相邻两个存储单元A和B; 存储单元A和B的位线分别为BLl和BL2 ; 存储单元A和B共有的源极信号线SL ; 存储单元A和B共有的SONOS线和字线分别为WLS和WL ; 位线写控制电路D,晶体管MlO和晶体管Mll控制BLl ; 晶体管Ml2和晶体管Ml3控制BL2 ; 字线译码及驱动电路C ; 其特征在于, 在晶体管Ml I及晶体管Ml3之前加入一个N型晶体管M14,晶体...

【专利技术属性】
技术研发人员:金建明姚翔
申请(专利权)人:上海华虹NEC电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1