一种沟槽MOSFET制造技术

本实用新型专利技术提出了一种沟槽MOSFET，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本实用新型专利技术的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于基本电气元件领域，特别涉及一种沟槽MOSFET。
技术介绍
沟槽MOSFET是微电子技术和电カ电子技术融合起来的新一代功率半导体器件，因其具有高耐压，大电流，高输入阻抗，低导通电阻，开关速度快等优势，广泛应用于DC-DC转换器，稳压器，电源管理模块，汽车电子及机电控制等领域。传统的中压沟槽MOSFET采用离子注入形成分压环的结构来控制器件的耐压，以n型器件为例，制造流程包括:提供n+型半导体衬底，在这个第一导电类型的重掺杂区域的半导体衬底上生长ー层第一导电类型的轻掺杂外延层，在此外延层上通过光刻，刻蚀等エ艺将每层掩膜版上的图形转移到硅片上，然后通过不同离子注入形成器件结构。图1是现有技术中沟槽MOSFET结构剖面图，图2_图16是图1中所示沟槽MOSFET的制作流程图，从图2-图16中可见，传统沟槽MOSFET的エ艺流程包括七次光刻过程，这种传统沟槽MOSFET的具体制作流程是:第一歩:如图2所示，提供第一导电类型的衬底001 ；第二步:如图3所示，在第一导电类型衬底001上淀积形成第一导电类型轻掺杂外延层002 ；第三步:如图4所示，在第一导电类型轻掺杂外延层002上淀积形成场氧化层003 ；第四步:如图5所示，在场氧化层003上通过光刻界定体区的注入范围；第五步:如图6所示，在第一导电类型外延层002表面通过光刻界定第二导电类型重掺杂的分压环004，分压环004是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；第六步:如图7所示，于第一导电类型轻掺杂外延层上通过光刻形成沟槽005，该沟槽005是利用掩膜版，光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，刻蚀形成；第七步:如图8所示，在沟槽005的区域淀积氧化层，经过一定温度退火后形成厚度为800埃的栅氧化层006 ；第八步:如图9所示，在沟槽005的区域淀积多晶硅，此多晶硅为形成MOSFET的栅极材料；第九步:如图10所示，在第一导电类型轻外延层002表面进行离子注入形成第二导电类型轻掺杂区007，即体区；第十步:如图11所示，在第二导电类型外延层002表面通过光刻界定第一导电类型重掺杂区008，重掺杂区008是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；第十一歩:如图12所示，淀积介质层009;第十二步:如图13所示，在介质层009表面通过光刻界定接触孔区域，并通过多晶硅及硅刻蚀形成接触孔区OlO ；第十三步:如图14所示，在介质层009及接触孔区010表面淀积金属；第十四歩:如图15所示，通过光刻并刻蚀形成外围金属层011，栅极金属层012及源极金属层013 ；第十五步:如图16所示，通过光刻界定出钝化层014。这种传统沟槽MOSFET需要七次不同的光刻来界定器件的不同区域，这七次光刻过程分别用于形成体区，分压环，沟槽，源扱，接触孔，金属层以及钝化层，在制作每ー层图形时都需要涂胶，曝光，显影，刻蚀等エ艺步骤，导致エ艺流程时间长，在大量生产过程中，生产成本较高。
技术实现思路
本技术g在至少解决现有技术中存在的技术问题，特别创新地提出了ー种沟槽 MOSFET。为了实现本技术的上述目的，本技术提供了一种沟槽M0SFET，其包括:衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区由不相连接的两部分构成，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。进ー步的，在所述外围金属层，栅极金属层，源极金属层之上形成有钝化层。进ー步的，在所述外延层上表面除外围金属层与第一沟槽的接触区域、栅极金属层与第二沟槽的接触区域以及源极金属层与外延层的接触区域以外的区域覆盖有第二介质层。进ー步的,所述衬底为重掺杂,其掺杂浓度为3X IO19 Cm _3 ;所述外延层为轻掺杂，其掺杂浓度为6 X IO15 cm _3。进ー步的，所述轻掺杂区的浓度为IXlO13 Cm _3，所述重掺杂区的浓度为8 X IO15Cm 3O本技术的沟槽MOSFET在外延层的预定区域内形成有沟槽，此沟槽一部分形成栅极，另一部分代替传统离子注入形成的分压环来控制器件耐压，该沟槽MOSFET在不影响功能的前提下能够减少エ艺步骤，降低成本，提高生产效率和可靠性。本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。附图说明本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:图1是现有技术中沟槽MOSFET结构剖面图；图2-图16是图1中所示现有技术中沟槽MOSFET的制作流程图；图17是本技术沟槽MOSFET的结构剖面图；图18-图29是图17中所示本技术沟槽MOSFET的制作流程图。附图标记:001衬底；002外延层；003场氧化层；004分压环；005沟槽；006栅氧化层；007轻掺杂区；008重掺杂区；009介质层；010接触孔；011外围金属层；012栅极金属层；013源极金属层；014钝化层；I衬底；2外延层；31第一沟槽；32第二沟槽；33第三沟槽；34第四沟槽；4第一介质层；5轻掺杂区；6重掺杂区；7第二介质层；81第一接触孔；82第二接触孔；83第三接触孔；9外围金属层；10栅极金属层；11源极金属层；12钝化层；13漏极金属层。具体实施方式下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过參考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。在本技术的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。图17是本技术沟槽MOSFET的结构剖面图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根本文档来自技高网...

【技术保护点】
一种沟槽MOSFET，其特征在于，包括：衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区由不相连接的两部分构成，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。

【技术特征摘要】

【专利技术属性】
技术研发人员：李俊俏，唐翠，朱超群，陈宇，
申请(专利权)人：宁波比亚迪半导体有限公司，
类型：实用新型
国别省市：