一种鳍式场效应管及其基体制造技术

本发明专利技术公开了一种鳍式场效应管FinFET基体，该基体为翅片结构，包括其中间延伸有沟道区域的源极区域和漏极区域，该基体为多层应力硅层。本发明专利技术还公开了一种包括上述基体的FinFET。采用本发明专利技术能够进一步提高其驱动电流。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作技术，特别涉及一种鳍式场效应管(FinFET)及其基体。
技术介绍
随着半导体技术的发展，半导体器件的性能稳步提高。半导体器件的性能提高主要通过不断缩小半导体器件的特征尺寸来实现，半导体器件的特征尺寸已经缩小到纳米级另IJ。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法，也就是单栅半导体器件的制作方法已经无法适用了，所以出现了多栅半导体器件的制作方法。与单栅半导体器件的制作方法相比较，多栅半导体器件具有更强的短沟道抑制能力、更好的亚阈特性，更高的驱动能力以及能带来更高的电路密度。目前，鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用，FinFET分为双栅FinFET和三栅FinFET，其中的双栅FinFET被广泛使用。图1为现有技术双栅FinFET的立体结构示意图。如图1所示，FinFET位于衬底100上，包含具有翅片结构的基体101和栅极结构102，其中每个翅片为长方体状，分别为源极区域103和漏极区域104，翅片结构的中间延伸有沟道区域105。现有技术中基体101由单晶硅层形成，衬底100也由单晶硅层形成。栅极结构102包括栅氧化层(图中未示)和导电栅极。其中，基体101的翅片结构经过图案化形成，其形成过程为:首先，在单晶硅层上沉积掩膜层，在掩膜层上涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，在光阻胶层上形成翅片结构图案的光阻胶层，然后以具有翅片结构图案的光阻胶层为掩膜，刻蚀掩膜层，得到具有翅片结构图案的掩膜层；然后，以具有翅片结构图案的掩膜层为遮挡，刻蚀单晶硅层，得到具有翅片结构的基体，去除剩余的掩膜层。其中，具有翅片结构图案的掩膜层优选为硬质掩膜，可以为氮化硅层，也可以采用纳米压印方式形成。栅极结构102形成过程:在沟道区域105表面形成栅氧化层，栅氧化层覆盖沟道区域的侧壁和顶部；在包括基体101的衬底100上沉积多晶硅层，并进行平坦化，然后图案化多晶硅层，形成围绕栅氧化层表面的导电栅极。虽然图1中具有立体结构的FinFET相比于平面制作的单栅半导体器件具有较高的驱动电流，但是优化FinFET的工作性能，进一步提高其驱动电流，成为业内尤其关注的一个问题。
技术实现思路
有鉴于此，本专利技术提供一种FinFET及其基体，具有该基体的FinFET能够实现更高的驱动电流。本专利技术的技术方案是这样实现的:本专利技术提供了一种鳍式场效应管FinFET基体，该基体为翅片结构，包括其中间延伸有沟道区域的源极区域和漏极区域，该基体为多层应力硅层。所述多层应力硅层至下而上包括单晶硅层、硅锗层和/或硅碳层。所述多层应力硅层至下而上包括单晶硅层、硅碳层和硅锗层。所述硅碳层和硅锗层为外延层或者离子注入层。所述硅锗层的锗含量为5% 35% ;所述硅碳层的碳含量为3% 15%。所述多层应力硅层的顶层进一步包括顶层单晶硅层。所述顶层单晶娃层的厚度为5nm 50nm。其中每个翅片为漏斗状，每个漏斗包括头部和尾部，其尾部延伸连接构成沟道区域。本专利技术还提供了一种鳍式场效应管FinFET，包括位于衬底上的如上所述的FinFET基体和栅极结构；其中，所述栅极结构围绕翅片结构中间的沟道区域表面，该表面包括沟道区域的侧壁和顶部。所述FinFET为多个，其中，每个FinFET的翅片结构平行排列，每个栅极结构相互连接成一条直线。从上述方案可以看出，本专利技术提供的FinFET基体为多层应力硅层，每层的材料不同，应力分布也不相同，多层结合的应力硅层，具有比传统的硅基体更高的压应力，进而电子或者空穴在基体上的沟道区域移动时，具有比传统的硅沟道更高的载流子迁移率，因此本专利技术利用应力硅沟道层在FinFET中实现较高的驱动电流。附图说明图1为现有技术双栅FinFET的立体结构示意图。图2为本专利技术实施例FinFET的立体结构示意图。图3为本专利技术实施例多个FinFET由一条直线构成的栅极结构控制的立体结构示意图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术作进一步详细说明。FinFET基体采用了多层的应力硅层，每层的材料不同，应力分布也不相同，多层结合的应力硅层，具有比传统的硅基体更高的压应力，进而电子或者空穴在基体上的沟道区域移动时，具有比传统的硅沟道更高的载流子迁移率，因此本专利技术利用应力硅沟道层在FinFET中实现较高的驱动电流。进一步地，本专利技术FinFET基体的每个翅片具有漏斗状，每个漏斗包括头部和尾部，其尾部延伸连接构成沟道区域。这样栅极结构搭在基体沟道区域上之后，搭在漏斗尾部的边缘，进一步提高了沟道区域的压应力，从而进一步在FinFET中实现更高的驱动电流。本专利技术的FinFET基体不再是单一的单晶硅层，而是包含了多层的应力硅层。下面列举实施例进行说明。实施例一:多层应力娃层至下而上包括单晶娃层和娃锗层。实施例二:多层应力硅层至下而上包括单晶硅层和硅碳层。实施例三:多层应力硅层至下而上包括单晶硅层、硅锗层和硅碳层。实施例四:多层应力硅层至下而上包括单晶硅层、硅碳层和硅锗层。其中，每个实施例中娃碳层厚度为IOnm 80nm ;娃锗层厚度为20nm lOOnm。另外，硅碳层和硅锗层可以有多种方式形成。也就是说硅碳层和硅锗层可以为外延层或者离子注入层，即采用外延的方式或者离子注入的方式形成。其中，优选地，硅锗层的锗含量为5% 35%;所述硅锗层的碳含量为3% 15%。过多或过少的锗，碳含量不利于沟道层迁移率的提高，因为过少的含量产生的应力很弱，难以产生一定量的型变，而过多的含量会产生难以修复的缺陷，从而导致应力在退火过程中的释放，不利于载流子迁移率的改善；进一步地，多层应力硅层的顶层还可以包括顶层单晶硅层。该顶层单晶硅层很薄，厚度为5nm 50nm。由于后续栅极结构的栅氧化层覆盖基体沟道区域，而且单晶硅层与栅氧化层的结合力，相比于其他材料与栅氧化层的结合力更好，所以本专利技术优选实施例为多层应力硅层的顶层还包括顶层单晶硅层，即单晶硅层与栅氧化层直接接触。图2为本专利技术实施例FinFET的立体结构示意图。该实施例中FinFET位于衬底100上，衬底仍然可以为单晶硅层。FinFET包括具有翅片结构的基体201和栅极结构202。其中，基体201为至下而上包括单晶硅层206、硅锗层207以及硅碳层208的多层应力硅层。其中，每个翅片为漏斗状，分别为源极区域203和漏极区域204，每个漏斗包括头部和相对头部较窄的尾部，其尾部延伸连接构成沟道区域205。与现有技术相同，栅极结构202包括栅氧化层(图中未示)和导电栅极。与图1相比，除基体是由多层应力硅层构成外，不同之处还在于翅片的形状为漏斗状，正是由于具有翅片结构的光罩形状不同，最终就会产生相应形状的基体。进一步地，该实施例优选为沟道区域205在宽度上刚好被栅极结构202覆盖。经过试验证实，具有这种漏斗状基体的FinFET，栅极结构202搭在漏斗尾部的边缘，能够进一步提高沟道的压应力。基体201的翅片结构经过图案化形成，其形成过程为:首先，形成基体的多层应力硅层，在多层应力硅层上沉积掩膜层，在掩膜层上涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，其中，具有翅片结构的光罩的每个翅片为漏斗状，在光本文档来自技高网...

【技术保护点】
一种鳍式场效应管FinFET基体，该基体为翅片结构，包括其中间延伸有沟道区域的源极区域和漏极区域，其特征在于，该基体为多层应力硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：