控制半导体制造期间等离子体成分通量和沉积的方法和装置制造方法及图纸

在等离子体工艺期间施加的时间依赖的衬底温度被确定。在任意给定时间的所述时间依赖的衬底温度基于对在该给定时间等离子体成分的粘附系数的控制而确定。在所述等离子体工艺期间施加的上等离子体边界和衬底之间的时间依赖的温差也被确定。在任意给定时间的所述时间依赖的温差基于对在该给定时间所述等离子体成分被导向所述衬底的通量的控制而确定。所述时间依赖的衬底温度和时间依赖的温差以适合被限定并连接以在所述等离子体工艺期间管理所述上等离子体边界和所述衬底的温度控制的温度控制器件使用的数字格式进行存储。还提供了一种用于在所述等离子体工艺期间执行上等离子体边界温度控制和衬底温度控制的系统。

【技术实现步骤摘要】
【国外来华专利技术】控制半导体制造期间等离子体成分通量和沉积的方法和装
技术介绍
在半导体制造过程中，等离子体蚀刻工艺可被用于将部分电路的光刻胶掩模图案转印到半导体晶片上的一或多种材料(导体或绝缘体)上。在等离子体蚀刻工艺中，等离子体作用来蚀刻掉暴露在光刻胶掩模图案的开口区域中(即，不受光刻胶掩模保护的区域中)的材料。蚀刻反应通过存在于等离子体中的化学活性并带电的物种(离子)来完成。等离子体从等离子体室内的反应剂混合物产生。在一些应用中，电场可被用来朝向晶片加速存在于等离子体中的离子，从而提供对晶片的材料的蚀刻的方向性。当蚀刻工艺完成时，从晶片移除光刻胶掩模材料。在等离子体蚀刻工艺期间，光刻胶材料可被蚀刻化学品和/或蚀刻副产品材料侵蚀或改性。光刻胶材料的过多侵蚀会引起光刻胶掩模图案的变形以及晶片中相应的蚀刻变形。此外，在没有适当控制的情况下，蚀刻副产品会缩小光刻胶掩模图案的开口的尺寸，从而阻止等离子体的蚀刻成分到达待蚀刻的材料。而且，在具有高深宽比特征和极小尺寸的先进设备的制造中，上面所指出的问题更成问题。在此背景下，提出了本专利技术的各种实施方式。
技术实现思路
在一实施方式中，公开了一种用于定义要在衬底上实施的等离子体工艺的方法。所述方法包括确定在所述等离子体工艺期间施加的时间依赖的衬底温度。在任意给定时间的所述时间依赖的衬底温度基于对在所述给定时间等离子体成分的粘附系数的控制而确定。所述方法还包括确定在所述等离子体工艺期间施加的上等离子体边界和衬底之间的时间依赖的温差。所述衬底作为下等离子体边界。在任意给定时间的所述时间依赖的温差基于对在该给定时间所述等离子体成分被导向所述衬底的通量的控制而确定。所述方法进一步包括以适合被限定并连接以在所述等离子体工艺期间管理(direct)所述上等离子体边界和所述衬底的温度控制的温度控制器件使用的数字格式存储所确定的所述时间依赖的衬底温度和时间依赖的温差。在另一实施方式中，公开了一种用于操作等离子体处理室的方法。所述方法包括获得在等离子体工艺期间施加的时间依赖的衬底温度。在任意给定时间的所述时间依赖的衬底温度与对在该给定时间等离子体成分的粘附系数的控制相互关联。所述方法还包括获得在所述等离子体工艺期间施加的上等离子体边界和衬底之间的时间依赖的温差。所述衬底作为下等离子体边界。在任意给定时间的所述时间依赖的温差与对在该给定时间所述等离子体成分被导向所述衬底的通量的控制相互关联。所述方法还包括将所述衬底保持在衬底架的顶面上。所述衬底架被设置于限定所述上等离子体边界的上电极组件下方并与所述上电极组件隔开的位置。所述方法进一步包括在所述等离子体工艺期间控制所述衬底架的温度以便根据所述时间依赖的衬底温度来控制所述衬底的温度。此外，所述方法包括在所述等离子体工艺期间控制所述上电极组件的温度以便顺应(comply with)所述上等离子体边界和所述衬底之间的所述时间依赖的温差。在另一实施方式中，公开了一种用于衬底的等离子体处理的系统。所述系统包括等离子体处理室。衬底架被设置在所述等离子体处理室内且被限定为把持衬底。所述衬底架包括一或多个温度控制器件。所述系统还包括被设置在所述等离子体处理室内、所述衬底架上方且与所述衬底架隔开的上电极组件。所述上电极组件包括一或多个温度控制器件。所述系统进一步包括被限定为控制所述衬底架的所述一或多个温度控制器件以维持目标衬底温度的温度控制模块。所述温度控制模块进一步被限定为控制所述上电极组件的所述一或多个温度控制模块以维持所述衬底和所述上电极组件之间的目标温差。根据接下来结合附图进行的通过实施例来阐明本专利技术的原理的详细描述，本专利技术的其他方面和优点会变得显而易见。附图说明 图1A示出了置于作为衬底一部分的介电材料上方的光刻胶掩模材料； 图1B还示出了经过蚀刻工艺的掩模材料的变薄(thinning)； 图1C示出了抗蚀涂层和剩余掩模材料移除后的介电材料的蚀刻区域； 图2A图示了过多的聚合物涂层会怎样夹断(pinch off)蚀刻开口并过早地停止蚀刻开口内的蚀刻工艺； 图2B图示了没有足够的聚合物涂层沉积会怎样导致掩模材料的过早移除和蚀刻特征的加宽(widening)； 图3A根据本专利技术的一种实施方式示出了用于执行蚀刻操作的等离子体处理室； 图3B根据本专利技术的一种实施方式示出了图3A的放大的区域X ; 图3C根据本专利技术的一种实施方式示出了用于使用C4F6、O2和惰性气体(Ar)的介电蚀刻等离子体化学品的聚合物沉积趋势 图3D根据本专利技术的一种实施方式示出了温差(AT)随蚀刻工艺时间而变化的实施例；图3E根据本专利技术的一种实施方式示出了在等离子体蚀刻工艺期间上电极 和衬底T衬底的不例性温度分布； 图4Α根据本专利技术的一种实施方式示出了示例性等离子体处理室； 图4Β根据本专利技术的一种实施方式示出了图4Α的实施例中的上电极组件和衬底架的多个同中心温度控制区域的俯视 图5根据本专利技术的一种实施方式示出了基于图4Α的示例性等离子体处理室用于等离子体处理衬底的系统； 图6根据本专利技术的一种实施方式示出了用于定义要在衬底上实施的等离子体工艺的方法的流程图；以及 图7根据本专利技术的一种实施方式示出了用于操作等离子体处理室的方法的流程图。具体实施例方式在接下来的描述中，为了提供对本专利技术的透彻理解，会阐述大量具体细节。但是，显而易见的是，对本领域技术人员而言，本专利技术可在没有这些具体细节中的一些或全部的情况下被实施。另一方面，为了不令本专利技术产生不必要的含糊，公知的工艺操作不会被详细描述。在半导体的制造中，等离子体蚀刻工艺通常使用图案化的掩模材料来保护衬底的不想被蚀刻的部分。等离子体蚀刻的一个目标是调配等离子体以便优化衬底上的暴露材料而非掩模材料的蚀刻选择性。但是，一般而言，不可避免的是，等离子体会在某种程度上蚀刻掩模材料。此外，经常发生的是，衬底上的待蚀刻材料会需要等离子体配方也具有提高了的蚀刻掩模材料的能力。因此，等离子体蚀刻面临的一个挑战是管理掩模材料的蚀刻以确保掩模图案被准备地传递给衬底以及贯穿整个蚀刻工艺确保掩模材料提供对衬底的足够保护。另外，需要控制蚀刻副产品材料以确保它们不会干扰蚀刻工艺。在一些等离子体蚀刻工艺中，气体混合物(由其形成等离子体)可包括钝化气体。该钝化气体可被限定为相对于待蚀刻材料选择性地减少对掩模材料的蚀刻损害和侵蚀。在一实施方式中，钝化气体在掩模材料的表面上产生作为屏障以减缓掩模材料的蚀刻的抗蚀涂层。与钝化气体相关联的抗蚀涂层还可延伸至覆盖蚀刻区域内的垂直表面，以便减少对垂直表面的侵蚀以及对上部特征的相关底切。在由钝化气体所提供的抗蚀涂层存在的情况下，垂直偏置蚀刻可被使用得更具侵略性以在垂直于衬底的方向上推进蚀刻。因此，钝化气体在蚀刻等离子体混合物中的使用对各向异性蚀刻工艺期间的掩模保护而言是有用的，尤其是对于那些使用高能量定向离子轰击的工艺。在一实施方式中，反应气体混合物(由其形成等离子体)包括蚀刻气体和形成用作钝化气体的气体的聚合物。在该等离子体中，蚀刻气体形成高反应性物种，用于蚀刻衬底上的暴露材料，且也会偶然地蚀刻掩模材料。蚀刻反应在衬底的垂直和横向表面上均发生，导致各向同性的蚀刻轮廓。形成等离子体中的气体的聚合物和沉积在蚀刻结构和掩模材本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.15 US 12/882,5601.一种用于定义要在衬底上实施的等离子体工艺的方法，其包括: 确定在所述等离子体工艺期间施加的时间依赖的衬底温度，其中在任意给定时间的所述时间依赖的衬底温度基于对在该给定时间等离子体成分的粘附系数的控制而确定； 确定在所述等离子体工艺期间施加的上等离子体边界和衬底之间的时间依赖的温差，其中所述衬底作为下等离子体边界，且其中在任意给定时间的所述时间依赖的温差基于对在该给定时间所述等离子体成分被导向所述衬底的通量的控制而确定；以及 以适合被限定并连接以在所述等离子体工艺期间管理所述上等离子体边界和所述衬底的温度控制的温度控制器件使用的数字格式存储所确定的所述时间依赖的衬底温度和时间依赖的温差。2.按权利要求1中所述的方法，其中所述粘附系数是代表所述等离子体成分粘附到所述衬底的亲和度的温度依赖参数。3.按权利要求1中所述的方法，其中衬底温度的升高对应粘附系数的降低，所述粘附系数的降低代表所述等离子体成分粘附到所述衬底的亲和度变低，且 其中衬底温度的下降对应粘附系数的提高，所述粘附系数的提高代表所述等离子体成分粘附到所述衬底的亲和度变高。4.按权利要求1中所述的方法，其中所述时间依赖的温差基于所述等离子体成分上的热泳效应来限定，从而所述等离子体成分的质量较大的部分向温度较低的区域移动，且从而所述等离子体成分的质量较小的部分向温度较高的区域移动，且其中所述等离子体成分基于其质量和其暴露到的区域温度的所述移动控制所述等离子体成分被导向所述衬底的所述通量。5.按权利要求1中所述的方法，其中所述等离子体工艺包括高深宽比特征蚀刻工艺，在其中多个高深宽比特征 被蚀刻到存在于衬底上的一或多种材料中。6.按权利要求5中所述的方法，其中所述上等离子体边界和所述衬底之间的所述时间依赖的温差在所述高深宽比特征蚀刻工艺期间被设定以确保所述等离子体成分朝所述衬底的所述通量在所述衬底附近和所述多个高深宽比特征内提供所述等离子体成分的足够数量的适当质量。7.按权利要求6中所述的方法，其中所述时间依赖的衬底温度在所述高深宽比特征蚀刻工艺期间被设定以便确保足够数量的所述等离子体成分粘附到所述衬底上的掩模以贯穿整个所述等离子体工艺保护所述掩模，以便确保足够数量的所述等离子体成分粘附到所述多个高深宽比特征的侧壁以保护所述侧壁免遭有害的底切，以及以便贯穿整个所述等离子体工艺确保所述多个高深宽比特征保持开口。8.按权利要求1中所述的方法，其中所述等离子体成分是抵抗所述等离子体工艺的蚀刻能力的聚合物。9.按权利要求1中所述的方法，其进一步包括: 确定为了获得所确定的所述时间依赖的衬底温度所必需的时间依赖的衬底支撑件温度，其中所述衬底在所述等离子体工艺期间保持与所述衬底支撑件热接触；以及 以适合被限定和连接以在所述等离子体工艺期间管理所述衬底支撑件的温度控制的温度控制器件使用的数字格式存储所确定的所述时间依赖的衬底支撑件温度。10.按权利要求1中所述的方法，其中所述时间依赖的衬底温度与所述上等离子体边界和所述衬底之间的所述时间依赖的温差中的每一个均被定义为关于从所述衬底的中心向所述衬底的外周延伸的径向位置的函数。11.一种用于操作等离子体处理室的方法，其包括: 获得在等离子体工艺期间施加的时间依赖的衬底温度，其中在任意给定时间的所述时间依赖的衬底温度与对在该给定时间等离子体成分的粘附系数的控制相互关联； 获得在所述等离子体工艺期间施加的上等离子体边界和衬底之间的时间依赖的温差，其中所述衬底作为下等离子体边界，且其中在任意给定时间的所述时间依赖的温差与对在该给定时间所述等离子体成分被导向所述衬底的通量的控制相互关联； 将所述衬底保持在衬底架的顶面上，其中所述衬底架被设置于限定所述上等离子体边界的上电极组件下方并与所述上电极组件隔开的位置； 在所述等离子体工艺期间控制所述衬底架的温度以便根据所获得的所述时间依赖的衬底温度来控制所述衬底的温度；以及 在所述等离子体工艺期间控制所述上电极组件的温度以便顺应所获得的所述上等离子体边界和所述衬底之间的所述时间依赖的温差。12.按权利要求11中所述的 方法，其进一步包括: 在所述等离子体工艺期间测量所述衬底架的温度； 基于所测定的所述衬底架的温度产生衬底架温...

【专利技术属性】
技术研发人员：拉金德尔·德辛德萨，
申请(专利权)人：朗姆研究公司，
类型：
国别省市：