阻变存储装置、布局结构及其感测电路制造方法及图纸

本发明专利技术提供一种阻变存储装置、布局结构及其感测电路。所述阻变存储装置包括多个存储区，每个存储区包括耦接至多个字线的主存储器单元阵列、以及耦接至多个参考字线的参考存储器单元阵列。所述存储区中每个都与相邻的存储区共享位线驱动器/吸收器。

【技术实现步骤摘要】

本专利技术总体而言涉及一种半导体存储装置，更具体而言，涉及ー种阻变存储装置、布局结构、及其感测电路。
技术介绍
在读取操作期间，可以通过感测流经阻变存储装置的存储器単元的电流来读取储存在阻变存储装置中的数据。阻变存储装置可以包括相变随机存取存储器(PCRAM)、磁随机存取存储器(MRAM)、阻变随机存取存储器(ReRAM)等。各个存储装置的操作原理彼此不同。然而，读取操作可以理解为 是以相同方式执行的。图1说明ー种已知的阻变存储装置。參见图1，阻变存储装置10包括存储器单元阵列101、行地址译码器103、列地址译码器105、第一列选择器107、第二列选择器109、位线驱动器/吸收器111、源极线驱动器/吸收器113、以及感测电路115。存储器单元阵列101包括耦接在多个位线/源极线BL/SL与多个字线WL之间的多个存储器単元。行地址译码器103被配置为响应于外部地址来驱动字线。列地址译码器105被配置为响应于外部地址来驱动第一列选择器107和第二列选择器109。第一列选择器107被配置为驱动位线。第二列选择器109被配置为驱动源极线。位线驱动器/吸收器111被配置为将预定电压施加至本文档来自技高网...

【技术保护点】
一种阻变存储装置，所述阻变存储装置包括多个存储区，每个存储区包括耦接至多个字线的主存储器单元阵列、以及耦接至多个参考字线的参考存储器单元阵列，其中，所述存储区中每个都与相邻的存储区共享位线驱动器/吸收器。

【技术特征摘要】
2011.10.13 KR 10-2011-01045121.一种阻变存储装置，所述阻变存储装置包括多个存储区，每个存储区包括耦接至多个字线的主存储器单元阵列、以及耦接至多个参考字线的参考存储器单元阵列， 其中，所述存储区中每个都与相邻的存储区共享位线驱动器/吸收器。2.如权利要求1所述的阻变存储装置，其中，所述主存储器单元阵列与所述参考存储器单元阵列共享位线和源极线。3.如权利要求1所述的阻变存储装置，其中，所述多个参考字线包括 第一参考字线，所述第一参考字线耦接至被配置为储存高电平数据的参考存储器单元；以及 第二参考字线，所述第二参考字线耦接至被配置为储存低电平数据的参考存储器单J Li ο4.一种阻变存储装置，包括 第一存储区，所述第一存储区包括耦接在多个第一源极线/位线与多个第一字线之间的第一主存储器单元阵列、以及耦接在所述多个第一源极线/位线与多个第一参考字线之间的第一参考存储器单元阵列； 第二存储区，所述第二存储区包括耦接在多个第二源极线/位线与多个第二字线之间的第二主存储器单元阵列、以及耦接在所述多个第二源极线/位线与多个第二参考字线之间的第二参考存储器单元阵列； 行地址译码器，所述行地址译码器被配置为响应于外部地址来驱动字线或参考字线； 列地址译码器，所述列地址译码器被配置为响应于外部地址来驱动位线和源极线；以及 位线驱动器/吸收器，所述位线驱动器/吸收器共同地耦接至所述第一存储区和所述第二存储区，且被配置为将预定电压施加至由所述列地址译码器驱动的位线。5.如权利要求4所述的阻变存储装置，其中，所述第一存储区包括 第一列选择器，所述第一列选择器被配置为响应于所述列地址译码器的输出信号来驱动第一位线； 第二列选择器，所述第二列选择器被配置为响应于所述列地址译码器的输出信号来驱动第一源极线；以及 源极线驱动器/吸收器，所述源极线驱动器/吸收器被配置为将预定电压施加至由所述第二列选择器驱动的源极线。6.如权利要求4所述的阻变存储装置，其中，所述第二存储区包括 第一列选择器，所述第一列选择器被配置为响应于所述列地址译码器的输出信号来驱动第二位线； 第二列选择器，所述第二列选择器被配置为响应于所述列地址译码器的输出信号来驱动第二源极线；以及 源极线驱动器/吸收器，所述源极线驱动器/吸收器被配置为将预定电压施加至由所述第二列选择器驱动的源极线。7.如权利要求4所述的阻变存储装置，其中，所述多个第一参考字线和所述多个第二参考字线分别包括一对参考字线。8.如权利要求7所述的阻变存储装置，其中，高电平数据储存在与所述参考字线中的任一个参考字线相耦接的参考存储器单元中，而逻辑低电平数据储存在与所述参考字线中的另一个参考字线相耦接的参考存储器单元中。9.一种阻变存储装置的感测电路，所述阻变存储装置包括多个存储区以及由相邻的存储区共享的位线驱动...

【专利技术属性】
技术研发人员：卢光明，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：