当前位置: 首页 > 专利查询>施乐公司专利>正文

使用有限密度挠性电路的高密度电互连制造技术

技术编号:8522648 阅读:131 留言:0更新日期:2013-04-04 01:23
一种用于喷墨印刷头的方法和结构,其包括使用两个以上的柔性电路和压电元件阵列。第一焊盘阵列被包括在第一挠性电路上以便向印刷头的压电元件阵列的第一部分供电,并且第二焊盘阵列被包括在第二挠性电路上以便向印刷头的压电元件阵列的第二部分供电。使用两个挠性电路仅需要待形成在每个挠性电路上的多个轨迹的一半,这样能够放松间距要求和设计公差。

【技术实现步骤摘要】

本专利技术涉及喷墨印刷设备领域,尤其涉及高密度压电喷墨印刷头及其制造方法以及包含该印刷头的印刷机。
技术介绍
在印刷工业中广泛使用按需喷墨喷墨技术。使用按需喷墨喷墨技术的印刷机能够使用热喷墨技术或压电技术。尽管压电喷墨的制造比热喷墨更昂贵,但是压电喷墨由于能够使用各种类型的墨并且减少或消除焦化问题而普通受欢迎。压电喷墨印刷头通常包括柔性隔膜和与隔膜联接的压电元件(传感器)阵列。当电压通常通过与电连结至电压源的电极电连接而施加到压电元件时,压电元件弯曲或偏斜, 使得隔膜挠曲,挠曲通过喷嘴使一定量的墨从腔室中排出。挠曲进一步通过开口将墨从主墨储槽抽入腔室中以替代排出的墨。采用压电喷墨技术来提高喷墨印刷机的印刷分辨率是设计工程师的目标。提高分辨率的一种方式是提高压电元件的密度。随着印刷头的分辨率和密度提高,可用于提供电互连的面积减小。印刷头内其它功能的路径安排(诸如馈墨结构)争夺该减少的空间并且对于所使用材料的类型施加限制。 例如,当前用于600点每英寸(DPI)的印刷头的技术可以包括挠性电路上的平行电轨迹,使每个轨迹与挠性电路的焊盘阵列(即,电极阵列)的焊盘(即,电极)电连接。平行轨迹可以具有38微米(μ m)的节距(pitch),16 μ m的轨迹宽度,在每个轨迹之间留有22 μ m的空间。 随着印刷头密度增大,目前的挠性电路设计实践将需要形成具有更严格的公差和较小特征尺寸的轨迹和焊盘。
技术实现思路
本教导的实施例可以包括形成喷墨印刷头的方法,所述方法包括将第一柔性电路(挠性电路)的多个焊盘与压电元件阵列的第一多个压电元件电连结;以及将第二挠性电路的多个焊盘与压电元件阵列的第二多个压电元件电连结,其中,所述第一多个压电元件不同于第二多个压电元件,并且·第一和第二多个压电元件中的每个压电元件能够通过第一多个焊盘和第二多个焊盘中的一个单独寻址。本教导的另一实施例可以包括喷墨印刷头,其包括与压电元件阵列的第一多个压电元件电连结的第一挠性电路的多个焊盘;以及与压电元件阵列的第二多个压电元件电连结的第二挠性电路的多个焊盘,其中,所述第一多个压电元件不同于所述第二多个压电元件,并且第一和第二多个压电元件中的每个压电元件配置为能够通过第一多个焊盘和第二多个焊盘中的一个单独寻址。在本教导的另一实施例中,印刷机可以包括喷墨印刷头,所述喷墨印刷头包括与压电元件阵列的第一多个压电元件电连结的第一挠性电路的多个焊盘;以及与压电元件阵列的第二多个压电元件电连结的第二挠性电路的多个焊盘。第一多个压电元件不同于第二多个压电元件。第一和第二多个压电元件中的每个压电元件配置为能够通过第一多个焊盘和第二多个焊盘中的一个单独寻址。该印刷机可以进一步包括与第一和第二挠性电路物理联接的歧管以及由所述歧管的表面形成的墨储槽。附图说明图1是与压电元件阵列联接的挠性电路的透明立体图2和图3是依照本教导的实施例的工序间装置的中间压电元件的立体图4一 7是描述喷墨印刷头的喷口叠摞(jet stack)的形成的剖视图8是描述与压电元件阵列联接以及与一对驱动器板联接的挠性电路的剖视图9是描述喷墨印刷头的喷口叠摞的形成的剖视图10是包括图9中的喷口叠摞的印刷头的剖视图;以及图11是根据本教导的实施例的包括印刷头的印刷装置。 应当注意的是,图中的一些细节可能已经简化且绘制以有利于理解创造性的实施例而不是保持严格的结构精度、细节和比例。具体实施方式如本文所使用的,词语“印刷机”涵盖为任何目的而执行印刷输出功能的任何装置,诸如数字复印机、编书机、传真机、多功能机等。词语“聚合物”涵盖由长链分子形成的各种碳基化合物中的任一种,包括热固性聚酰亚胺、热塑性塑料、树脂、聚碳酸酯、环氧树脂以及本领域公知的相关化合物。与压电元件电连接的印刷头挠性电路的设计对挠性电路焊盘阵列的相邻焊盘之间的多个轨迹进行路径安排。挠度电路焊盘阵列中的每个焊盘与唯一的压电元件电连结。 利用目前的挠度电路设计和制造技术,增大印刷头密度将要求轨迹数量的增加,因为焊盘阵列中的每个焊盘必须与唯一的轨迹联接以使能够对每个压电元件进行单独寻址。因为挠性电路上焊盘的密度将增大,较大量的轨迹不得不在相邻焊盘之间进行路径布局。为了使印刷头密度加倍,要求各个焊盘之间的轨迹数量加倍,同时相邻焊盘之间的间距将减小。印刷头挠性电路10的示例描绘于图1的示意性立体图中。挠性电路10包括焊盘阵列,所述焊盘阵列具有多个焊盘12以在各个焊盘12之间取路的多个轨迹14。以图1为示例,八个轨迹14在每对相邻焊盘12之间取路。轨迹14与每个焊盘12电连结。图1进一步描绘了位于每个焊盘12之下的多个压电元件16,利用导体(未单独描绘出)将每个焊盘12与压电元件16电连结。应理解的是,压电元件16在挠性电路10的下方不可见。通过将电压施加到独属于每个焊盘12的各个轨迹14,能够通过焊盘阵列中的焊盘12对每个压电元件16进行单独寻址。另外,镀层轨迹与每个焊盘12连结并且取路离开(route off) 挠性电路的边缘,以使挠性电路金属特征的金属电镀能够进行。在上述600DPI印刷头的示例中,平行轨迹14可具有38 μ m的节距和16 μ m的轨迹宽度,这在各个轨迹之间留有22 μ m的空间。随着压电元件的密度增大,焊盘阵列的密度也将增大,轨迹数量也将增加。因此,需要在相邻焊盘12之间的较狭窄的可用空间中在每对相邻焊盘12之间形成更多的轨迹12。在实施例中,轨迹节距可减小至20 μ m,这需要大幅提闻目如接性电路制造能力。本教导的实施例能够用于利用目前的挠性电路制造技术来提供较高的印刷头压电元件密度。本教导可以包括使用两个以上不同的挠性电路,每个挠性电路与压电元件阵列的不同部分联接。使用多个挠性电路还可以简化对使用单个挠性电路的装置的返工,从而减少废料和返工成本。例如,第一挠性电路能够与压电元件联接,接着能够对与该压电元件的电连接进行电气测试,然后才联接和测试第二挠性电路。如果需要,可以对第一挠性电路与压电元件的一个或多个电连接进行返工,或者能够在联接并测试第二挠性电路之前更换第一挠性电路。任何数量的单独的挠性电路能够提供与压电元件阵列的电接触。本教导的实施例可以包括喷口叠摞、印刷头以及包括该印刷头的印刷机的形成。 在图2的立体图中,压电元件层20借助粘合剂层24与运送载体22可拆除地结合。压电元件层20可以包括例如厚度在约25 μ m至约150 μ m之间的铅-锆酸盐-钛酸盐层以充当内介电体。可以利用无电镀工艺在压电元件层20的两个面上镀镍,以在介电体PZT的每个面提供导电层。镀镍的PZT主要用作平行板电容器,平行板电容器形成了跨越内部PZT材料的电压电位差。载体22可以包括金属板、塑料板或另外的运送载体。将压电元件层20联接至运送载体22的粘合剂层24可以包括切割胶带、热塑性材料和另外的粘合剂。在另一实施例中,运送载体22可以为诸如自粘合热塑性层的材料,从而不需要单独的粘合剂层24。在形成图2中的结构之后,压电元件层10被切割以形成如图3所示的多个单个压电元件30。应理解的是,尽管图3示出了 4x3的压电元件阵列,但是可以形成更大的阵列。 例如,1200DPI的印刷头可以具有约24x约150个元件或其它尺寸的压电元件阵列。可以利用诸如本文档来自技高网...

【技术保护点】
一种用于形成喷墨印刷头的方法,包括:将第一柔性电路(挠性电路)的多个焊盘与压电元件阵列的第一多个压电元件电连结;以及将第二挠性电路的多个焊盘与所述压电元件阵列的第二多个压电元件电连结,其中,所述第一多个压电元件不同于所述第二多个压电元件,并且所述第一和第二多个压电元件中的每个压电元件能够通过第一多个焊盘和第二多个焊盘中的一个单独寻址。

【技术特征摘要】
2011.09.22 US 13/240,8291.一种用于形成喷墨印刷头的方法,包括 将第一柔性电路(挠性电路)的多个焊盘与压电元件阵列的第一多个压电元件电连结;以及 将第二挠性电路的多个焊盘与所述压电元件阵列的第二多个压电元件电连结, 其中,所述第一多个压电元件不同于所述第二多个压电元件,并且所述第一和第二多个压电元件中的每个压电元件能够通过第一多个焊盘和第二多个焊盘中的一个单独寻址。2.如权利要求1所述的方法,进一步包括在将所述第二挠性电路的所述多个焊盘与所述第二多个压电元件电连结的过程中,将所述第二挠性电路放置于所述第一挠性电路上,使得所述第一挠性电路的至少部分介于所述第二挠性电路和所述压电元件阵列之间。3.如权利要求1所述的方法,进一步包括提供压电元件阵列,其中所述压电元件阵列中的相邻压电元件之间的间距约为100 μ m或更小。4.如权利要求3所述的方法,进一步包括 提供具有第一多个轨迹的所述第一挠性电路,其中来自所述第一多个轨迹中的每个轨迹与来自所述第一挠性电路的所述多个焊盘中的一个焊盘电连结;以及 提供具有第二多个轨迹的所述第二挠性电路,其中来自所述第二多个轨迹中的每个轨迹与来自所述第二挠性电路的所述多个焊盘中的一个焊盘电连结, 其中,所述每个轨迹的宽度在约14μπι和约25μπι之间,并且所述轨迹的节距在约24 μ m和会勺50 μ m之间。5.如权利要求1所述的方法,进一步包括 利用粘合剂将所述第一挠性电路与所述压电元件阵列物理联接,其中所述第一挠性电路包括上覆所述压电元件阵列的边缘; 将所述第二挠性电路与所述第一挠性电路以及所述压电元件阵...

【专利技术属性】
技术研发人员:彼得·J·奈斯特龙斯科特·T·特里斯布赖恩·R·多兰
申请(专利权)人:施乐公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1