针对连续时间Σ‑Δ调制器中的非线性的校正制造技术

在较高阶∑‑Δ调制器SDM中，时常存在由数/模DAC开关引入的误差。也就是说，与开关相关联的寄生电容可引入第二谐波突波。然而，此处提供补偿电路和缓冲器。所述缓冲器将所述开关偏置成饱和状态，且所述补偿电路为所述缓冲器提供“接地升压”。所述缓冲器与补偿电路的组合减少了所述第二谐波突波，同时还改善了信噪比SNR和信号噪声失真比SNDR。

【技术实现步骤摘要】
针对连续时间Σ-Δ调制器中的非线性的校正
本专利技术大体上涉及∑-Δ调制器(SDM)，且更特定来说涉及针对SDM中的非线性的校正。
技术介绍
转到图1，可见常规的R阶SDM100的实例。此SDM100大体上包括彼此串联耦合的积分器102-1到102-R、耦合到积分器102-R的量化器104(大体上包含锁存比较器和D触发器)，以及数/模转换器(DAC)106-1到106-R(分别关联于且耦合到积分器102-1到102-R)。如图示，SDM100从差分输入信号INP和INM产生数字输出信号OUT；因此，积分器102-1到102-R各自具有分别耦合到放大器108-1到108-R的正路径(分别包含电阻器RP-1到RP-R和电容器CP-1到CP-R)和负路径(分别包含电阻器RM-1到RM-R和电容器CM-1到CM-R)。DAC106-1到106-R(为电流导引DAC)接着基于量化器104内的比较器的输出而(分别)对积分器102-1到102-R的正路径和负路径提供调整(即，电流)。每一DAC106-1(下文中为106)大体上包括若干DAC开关202-1到202-N(在图2中可见)。这些DAC开关202-1到202-N中的每一者将预定电流(来自其电流源204-1到204-N)提供到其正路径和负路径(下文中分别为VP和VM)。这些预定电流的方向是基于开关SP-1到SP-N以及SM-1到SM-N(由控制信号X[n]控制)的配置。此布置的问题在于，存在着由于偏移而引起的DAC开关202-1到202-N中的开关对SP-1/SM-1到SP-N/SM-N之间的不平衡，以及导致第二谐波处的较大突波(如图3所示)的寄生电容CPAR-1到CPAR-N。因此，需要一种改进的SDM。常规电路的一些实例是：第5,729,230号美国专利；第7,324,028号美国专利；第7,405,687号美国专利；波拉特卡尔等人的“在125MHz带宽下具有70dBDR和74dBFSTHD的4GHzCTΔ∑ADC(A4GHzCTΔ∑ADCwith70dBDRand-74dBFSTHDin125MHzBW)”，ISSCC技术论文汇集(ISSCCDig.Tech.Papers)第470到471页，2011年2月；米特雷格等人的“具有20MHz信号带宽和12bENOB的14b20mW640MHzCMOSCT∑ΔADC(A14b20mW640MHzCMOSCT∑ΔADCwith20MHzSignalBandwidthand12bENOB)”，ISSCC技术论文汇集第62到63页，2006年2月；帕克等人的“具有基于VCO的积分器和量化器的0.13μmCMOS78dBSNDR87mW20MHzBWCTΔ∑ADC(A0.13μmCMOS78dBSNDR87mW20MHzBWCTΔ∑ADCwithVCO-basedIntegratorandQuantizer)”ISSCC技术论文汇集第170到171页，2009年2月；柯等人的“90nm数字CMOS中针对4G无线电具有200KHz到20MHz带宽的2.8到8.5mWGSM/蓝牙/UMTS/DVB-H/WLAN完全可再配置CTΔ∑(A2.8-to-8.5mWGSM/BlueTooth/UMTS/DVB-H/WLANFullyReconfigurableCTΔ∑with200KHzto20MHzBWfor4Gradiosin90nmdigitalCMOS)”，IEEEVLSI电路研讨会(IEEESymposiumonVLSICircuits)第153到154页，2010年；巴拉钱德兰等人的“对时钟抖动免疫的1.16mW69dBSNR(1.2MHz带宽)连续时间∑ΔADC(A1.16mW69dBSNR(1.2MHzBW)Continuous-Time∑ΔADCwithImmunitytoClockJitter)”，IEEE定制集成电路会议(IEEECustomIntegratedCircuitsConference)，2010年9月；欧利艾的“具有频谱成形反馈的∑-Δ调制器(Sigma-DeltaModulatorswithSpectrallyShapedFeed-Back)”，IEEE电路与系统学报II(IEEETransactionsonCircuitsandSystemsII)第50卷第9号第518到530页，2003年9月；以及森等人的“对连续时间Δ-∑调制器中超过一个时钟循环的量化器延迟的补偿(CompensatingforQuantizerDelayinExcessofOneClockCycleinContinuousTimeDeltaSigmaModulators)”，IEEE电路与系统学报II第57卷第9期第676到680页，2010年9月。
技术实现思路
因此，本专利技术提供一种设备。所述设备包括：第一路径，其适于载运差分输入信号的第一部分；第二路径，其适于载运所述差分输入信号的第二部分；数/模转换器(DAC)，其具有多个DAC开关，其中每一DAC开关包含：电流源；第一开关，其耦合在所述电流源与所述第一路径之间；第二开关，其耦合在所述电流源与所述第二路径之间；第一缓冲器，其接收控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。根据本专利技术，所述第一缓冲器具有第一电力端子和第二电力端子，且其中所述第二缓冲器具有第一电力端子和第二电力端子，且其中所述第一补偿电路耦合到所述第一缓冲器的所述第一和第二电力端子中的至少一者，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第一和第二电力端子中的至少一者。根据本专利技术，所述第一补偿电路耦合到所述第一缓冲器的所述第二电力端子，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第二电力端子，且其中所述设备进一步包括：第一电压轨，其耦合到所述电流源和所述第一和第二缓冲器的所述第一电力端子；以及第二电压轨，其耦合到所述第一和第二补偿电路。根据本专利技术，所述电流源进一步包括第一电流源，且其中所述第一补偿电路进一步包括：第二电流源，其耦合到所述第一电压轨和所述第一缓冲器的所述第二电力端子，其中所述第二电流源为可编程的；以及电阻器-电容器(RC)网络，其耦合到所述第二电流源。根据本专利技术，所述RC网络进一步包括第一RC网络，且其中所述第二补偿电路进一步包括：第三电流源，其耦合到所述第一电压轨和第二缓冲器的所述第二电力端子，其中所述第三电流源为可编程的；以及第二RC网络，其耦合到所述第三电流源。根据本专利技术，所述第一和第二RC网络中的每一者进一步包括：电阻器，其耦合到所述第二电压轨；以及电容器，其耦合到所述第二电压轨。根据本专利技术，提供一种设备。所述设备包括：积分器，其具有第一输入路径和第二输入路径，其中所述积分器适于在所述第一和第二输入路径上接收差分输入信号；量化器，其耦合到所述积分器；以及DAC，其耦合到所述积分器且从所述量化器接收控制信号，其中所述DAC具有多个DAC开关，其中每一DAC开关包含：电流源；第一开关，其耦本文档来自技高网...

【技术保护点】
一种设备，其包括：第一路径，其适于载运差分输入信号的第一部分；第二路径，其适于载运所述差分输入信号的第二部分；数/模转换器DAC，其具有多个DAC开关，其中每一DAC开关包含：电流源；第一开关，其耦合在所述电流源与所述第一路径之间；第二开关，其耦合在所述电流源与所述第二路径之间；第一缓冲器，其接收控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。

【技术特征摘要】
2011.09.09 US 13/229,4341.一种用于校正非线性的设备，其包括：第一路径，其适于载运差分输入信号的第一部分；第二路径，其适于载运所述差分输入信号的第二部分；数/模转换器DAC，其具有至少一个DAC开关，其中每一DAC开关包含：电流源；第一开关，其耦合在所述电流源与所述第一路径之间；第二开关，其耦合在所述电流源与所述第二路径之间；第一缓冲器，其接收控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。2.根据权利要求1所述的用于校正非线性的设备，其中所述第一缓冲器具有第一电力端子和第二电力端子，且其中所述第二缓冲器具有第一电力端子和第二电力端子，且其中所述第一补偿电路耦合到所述第一缓冲器的所述第一和第二电力端子中的至少一者，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第一和第二电力端子中的至少一者。3.根据权利要求2所述的用于校正非线性的设备，其中所述第一补偿电路耦合到所述第一缓冲器的所述第二电力端子，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第二电力端子，且其中所述设备进一步包括：第一电压轨，其耦合到所述电流源和所述第一和第二缓冲器的所述第一电力端子；以及第二电压轨，其耦合到所述第一和第二补偿电路。4.根据权利要求3所述的用于校正非线性的设备，其中所述电流源进一步包括第一电流源，且其中所述第一补偿电路进一步包括：第二电流源，其耦合到所述第一电压轨和所述第一缓冲器的所述第二电力端子，其中所述第二电流源为可编程的；以及电阻器-电容器RC网络，其耦合到所述第二电流源。5.根据权利要求4所述的用于校正非线性的设备，其中所述RC网络进一步包括第一RC网络，且其中所述第二补偿电路进一步包括：第三电流源，其耦合到所述第一电压轨和第二缓冲器的所述第二电力端子，其中所述第三电流源为可编程的；以及第二RC网络，其耦合到所述第三电流源。6.根据权利要求5所述的用于校正非线性的设备，其中所述第一和第二RC网络中的每一者进一步包括：电阻器，其耦合到所述第二电压轨；以及电容器，其耦合到所述第二电压轨。7.一种用于校正非线性的设备，其包括：积分器，其具有第一输入路径和第二输入路径，其中所述积分器适于在所述第一和第二输入路径上接收差分输入信号；DAC，其...

【专利技术属性】
技术研发人员：文卡特什·斯里尼瓦桑，维贾伊·B·伦塔拉，维多利亚·王林凯特凯，巴赫尔·哈龙，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：