非埋层的双深N型阱高压隔离N型LDMOS及制造方法技术

本发明专利技术公开了一种非埋层的双深N型阱高压隔离N型LDMOS，P型硅衬底上具有第一深N阱，第一深N阱中具有P阱和多个隔离结构；第一深N阱上为栅极，栅极一端位于P阱上，另一端位于隔离结构上；第一深N阱中具有N型重掺杂区，N型重掺杂区为LDMOS器件的漏极，P阱中具有N型重掺杂区，N型重掺杂区为LDMOS器件的源极；P阱下方具有一个第二深N型阱，N型重掺杂区下方具有一个第三深N型阱，第二、第三深N型阱的深度和注入浓度大于第一深N阱的深度和注入浓度。本发明专利技术还公开一种N型LDMOS器件的制造方法。本发明专利技术使垂直方向上的PNP的穿通和横向漏端扩展区耐压与比导通电阻的优化分别控制，工艺简单灵活，容易实现，相比埋层+外延的工艺方法成本大幅下降。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别涉及一种非埋层的双深N型阱高压隔离N型LDM0S。本专利技术还涉及所述非埋层的双深N型阱高压隔离N型LDMOS的制作方法。
技术介绍
高压隔离N型LDMOS器件由于设计灵活,而且比导通电阻(Rdson)低，响应速度快等优点，大量地应用在电源管理芯片设计中。隔离N型LDMOS器件与普通N型LDMOS器件相比，在其P型阱(P body)区域下会进行深N型阱(De印N well, DNW)注入，如图I所示，以作为隔离用途。所以，隔离N型LDMOS的源极(SoUrce，N+)和P型阱引出端(Bulk)所允许连接的电位可在O电位(ground)和漏极(Drain)所加载的电位(一般为Vdd,线路最高电位)之间浮动。而普通N型LDMOS器件其源极(Source，N+)和P型阱引出端(Bulk)只 能允许接O电位(与P型衬底电位相一致)。因此，隔离N型LDMOS器件设计较为灵活，用途广泛。但是，这种深N型阱(Deep N well, DNW)隔离P型阱(P body)区域的结构给高压隔离N型LDMOS器件的研发带来很大的困难，如图I所示，区域I是垂直方向上的本文档来自技高网...

【技术保护点】
一种非埋层的双深N型阱高压隔离N型LDMOS，其特征在于，所述N型LDMOS器件为：在P型硅衬底(10)上具有第一深N阱(11)，第一深N阱(11)中具有P阱(12)和多个隔离结构(13)；第一深N阱(11)之上为栅极(14)，栅极(14)一端位于P阱(12)之上，另一端位于隔离结构(13)之上；第一深N阱(11)中具有N型重掺杂区(152)，N型重掺杂区(152)作为LDMOS器件的漏极，P阱(12)中具有N型重掺杂区(151)，N型重掺杂区(151)作为LDMOS器件的源极；P阱(12)下方具有一个第二深N型阱(191)，N型重掺杂区(152)下方具有一个第三深N型阱(192)，所述第二、...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘剑，段文婷，孙尧，陈瑜，陈华伦，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：