III族氮化物半导体器件及其制造方法技术

本发明专利技术提供一种能够可靠地实现半导体层的位错密度的降低的III族氮化物半导体器件及其制造方法。在制造III族氮化物半导体器件（1）时，在基板（20）上形成掩模层（40）后，通过掩模层（40）的图案（44）使由III族氮化物半导体构成的纳米柱（50）选择性成长，在掩模层（40）上使III族氮化物半导体层（10）成长。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及III族氮化物半导体器件及其制造方法。
技术介绍
目前，已知有在SiC基板上形成有GaN系的半导体层的LED元件(例如参照专利文献I)。该LED元件中，使用具有掺杂有B及N的第一 SiC层和掺杂有Al及N的第二 SiC层的荧光SiC基板，从多重量子阱活性层放出近紫外光。近紫外光由第一 SiC层及第二 SiC层吸收，由第一 SiC层从绿色变换成红色的可见光，由第二 SiC层从蓝色变换成红色的可见光。其结果能够从荧光SiC基板放出演色性高 且接近太阳光的白色光。但是，该LED元件中，由于SiC基板和Ga N系半导体层的格子不匹配及热膨胀率差，Ga N系半导体层的位错密度高。其结果存在难以实现Ga N系半导体层的厚膜化及低电阻化的问题。为减少基板上的半导体层的位错密度，提案有在通过MOCVD在基板上经由缓冲层成膜Ga N膜后，利用金属及电介质纳米掩模蚀刻Ga N膜，形成纳米柱的方法(例如参照专利文献2)。根据该方法，在形成纳米柱后，在缓冲层及纳米柱上利用横方向成长使Ga N系半导体层成长。专利文献I :(日本)特许第4153455号公报专利文献2 :(日本)特开2010 - 518615号公报但是，在专利文献2所记载的方法中，形成于基板上的U — Ga N膜依然位错密度高，对其进行蚀刻而形成的纳米柱自身的位错密度也高。其结果是位错向形成于纳米柱上的Ga N系半导体层传输，Ga N系半导体层的位错密度的降低效果并不充分。
技术实现思路
本专利技术是鉴于所述情况而创立的，其目的在于，提供能够可靠地实现半导体层的位错密度的降低的III族氮化物半导体器件及其制造方法。为实现所述目的，本专利技术提供一种III族氮化物半导体器件，具备基板，其由SiC或Si构成；掩模层，其形成于所述基板上，并形成有规定的图案；纳米柱，其通过所述掩模层的所述图案选择性地成长，并由III族氮化物半导体构成；111族氮化物半导体层，其在所述掩模层上比所述纳米柱成长得高。根据该III族氮化物半导体器件，通过掩模层使纳米柱选择性成长，因此，能够实现纳米柱自体的位错密度的降低。其结果是，从纳米柱向形成于掩模层上的III族氮化物半导体层的传输的位错飞跃性地减少，III族氮化物半导体层的位错密度也减小。另外，在III族氮化物半导体层成长时，在该III族氮化物半导体层内产生的位错在与纳米柱的界面具有终端，因此，不能向上方传输。在所述III族氮化物半导体器件中，优选的是，所述掩模层由非晶质材料构成。根据该III族氮化物半导体器件，由于掩模层由非晶质材料构成，所以III族氮化物半导体层和掩模层不能牢固地结合。由此，在III族氮化物半导体层和掩模层之间产生过度的应力的情况下，容许III族氮化物半导体层和掩模层之间的错位。其结果实现III族氮化物半导体层的位错密度的降低。在所述III族氮化物半导体器件中，优选的是，在所述基板与所述掩模层之间具备由含有Al的III族氮化物半导体构成的缓冲层。根据该III族氮化物半导体器件，由于缓冲层含有Al，所以例如使Ga N直接在由SiC或Si构成的基板上成长的情况，III族氮化物半导体和基板在彼此的界面不会激烈反应，能够使III族氮化物半导体层在基板上可靠地成长。另外，为实现所述目的，本专利技术提供一种III族氮化物半导体器件的制造方法，制造所述III族氮化物半导体器件，其中，包含在所述基板上形成所述掩模层的掩模层形成工序；通过所述掩模层的所述图案使由III族氮化物半导体构成的所述纳米柱选择性地成长的纳米柱成长工序；在所述掩模层上使III族氮化物半导体层成长的半导体层成长工 序。根据该III族氮化物半导体器件的制造方法，可以在基板上形成掩模层，利用掩模层使纳米柱成长，而且，可以在掩模层上直接使III族氮化物半导体层成长。因此，不需要如目前那样除去掩模层的工序，可以实现制造成本的降低。为实现所述目的，本专利技术提供一种III族氮化物半导体器件的制造方法，制造所述III族氮化物半导体器件，其中，包含在所述基板上通过溅射法形成所述缓冲层的缓冲层形成工序；在形成有所述缓冲层的所述基板上形成所述掩模层的掩模层形成工序；通过所述掩模层的所述图案使由III族氮化物半导体构成的所述纳米柱选择性成长的纳米柱成长工序；在所述掩模层上使III族氮化物半导体层成长的半导体层成长工序。根据该III族氮化物半导体器件的制造方法，可以在基板上形成掩模层，直接利用掩模层使纳米柱成长，并且可以在掩模层上形成III族氮化物半导体层。因此，不需要如目前那样除去掩模层的工序，可以实现制造成本的降低。另外，由于通过溅射法形成缓冲层，所以可以在低温下实现成长工艺，提高量产率。另外，相比MOCVD法等，可以得到缺陷少的良好品质的结晶构造。根据本专利技术，能够可靠地实现半导体层的位错密度的降低。附图说明图I是表示本专利技术一实施方式的LED元件的示意剖面图；图2是表示利用掩模层的图案形成纳米柱的状态的LED元件的上面说明图；图3表示LED元件的制造过程，Ca)表示基板的状态，(b)表示使缓冲层成长的状态，Ce)表示形成有掩模层的状态，Cd)表示使纳米柱成长的状态；图4表示LED元件的制造过程，Ca)表示使III族氮化物半导体层中的η型层成长的状态，(b)表示使III族氮化物半导体层整体成长的状态，Ce)表示蚀刻了 III族氮化物半导体层的一部分的状态；图5是表示LED元件的制造过程的流程图；图6是表示变形例，表示利用掩模层的图案形成纳米柱的状态的LED元件的上面说明图。符号说明ILED 元件10III族氮化物半导体层12η 型层14多重量子阱活性层16ρ型金属包层18ρ型接触层20 基板 30缓冲层40掩模层42 孔44 图案50纳米柱60η侧电极62ρ型电极具体实施例方式图I 图5表示本专利技术的一实施方式，图I是LED元件的示意剖面图。如图I所示，作为III族氮化物半导体器件的LED元件I具备由AlxGayIn1— x — y N(O彡X彡1、0彡y兰l、x + y彡I)表示的III族氮化物半导体层10和热膨胀率率比III族氮化物半导体层10小的基板20。在本实施方式中，基板20由单结晶6H型SiC构成，热膨胀率系数为4. 2X 10_6 / °C。另外，作为半导体发光部的氮化物半导体层的热膨胀率系数为 5. 6X10 —6 /O。基板20包含施主性杂质及受主性杂质，通过从III族氮化物半导体层10发出的光进行激励时，因施主、受主、对发光而发出规定波长的光。例如，在使用块状的SiC基板的情况下，在将施主性杂质设为N，将受主性杂质设为B时，通过紫外光的激励而大致发出黄色至橙色的可见光。另外，在使用块状的SiC基板的情况下，在将施主性杂质设为N，将受主性杂质设为Al时，通过紫外光的激励而发出大致蓝色的可见光。此外，通过在将施主性杂质设为N的同时，作为受主性杂质同时添加B及Al，也能够得到纯白色的可见光，也能够通过将SiC设为多孔状而使发光波长向短波长侧位移，能够任意改变基板的发光波长。在基板20上形成由III族氮化物半导体构成的缓冲层30。缓冲层30通过由AlxGayIn1^y N (O彡x彡1、0彡y彡l、x + y ^ I)式表示的材料构成。在本实施方式中，作为缓冲层30由A本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：北野司，难波江宏一，小池正好，寺前文晴，近藤俊行，铃木敦志，前田智彦，森绿，
申请(专利权)人：崇高种子公司，
类型：
国别省市：