用脉冲等离子体进行的原子层蚀刻制造技术

本发明专利技术提供了一种快速原子层蚀刻(ALET)的系统和方法，该系统包括具有螺旋线圈电极的脉冲等离子体源、冷却法拉第屏蔽、设置在管顶部的对向电极、气体入口、以及包括衬底支撑件和边界电极的反应室。该方法包括：将可蚀刻的衬底设置在等离子体蚀刻室中；在衬底表面上形成产物层；通过脉动等离子体源来去除产物层的一部分；然后重复形成产物层的步骤和去除产物层的一部分的步骤，以形成经蚀刻的衬底。

【技术实现步骤摘要】
【国外来华专利技术】相关专利申请的交叉引用没有可应用的。关于美国联邦赞助的研究或开发的声明美国政府拥有本专利技术的已偿付的许可以及有限环境下的权利，从而要求专利所有人根据美国能源部颁发的No.DE-PS02-09ER09-01和美国国家科学基金会颁发的No.CBET-0903426的许可条款所提供的合理条款许可其它人。
本公开涉及纳米构造工艺。更具体地讲，本公开涉及新的以原子层精度蚀刻固体表面的循环工艺。
技术介绍
原子层沉积(ALD)是一种纳米制造工艺，其已经变成生长高介电常数材料的重要方法，高介电常数材料也被称作“高k材料”，用于取代二氧化硅(SiO2)作为金属氧化物半导体场效应晶体管(MOSFET)中的栅电介质。也被称作“数字蚀刻”的原子层蚀刻(ALET)已经发展为ALD的替代工艺。最初报道的ALET是用交替的氯气(Cl2)吸附和电子束蚀刻进行的砷化镓(GaAs)蚀刻。随着这些技术的发展，另外的研究发掘了离子轰击引发硅的ALET的可能性，但是即使是在实验室规模下，每个蚀刻周期所必需的时间段也超过可容许的限制。传统的原子层蚀刻(ALET)方法的一个完整周期由四个步骤组成。第一个步骤是化学吸附步骤，包括将清洁的衬底暴露于反应物气体，以促进在表面上吸附气体。第二个步骤是，用惰性气体流清除过量的Cl2气，以避免气相反应物在随后的步骤中产生蚀刻。第三个步骤是，通常借助惰性气体的等离子体在所吸附的气体和下面的固体反应物之间引起诸如化学溅射之类的反应步骤。理想上，这个过程也是自限性的；离子仅与结合到被化学吸附的气体的衬底原子反应。在去除了氯化层之后，不能够出现由于衬底的物理溅射导致的进一步蚀刻，或者这种蚀刻是受到足够限制的。最后，通过排空反应室来耗尽蚀刻产物。如果第一个步骤中的化学吸附和第三步骤蚀刻的时间段是非常长的时期，则蚀刻速率接近于每个周期一个原子层，其中，原子层厚度就是氯化层的厚度，但是不一定是衬底的一个单层。另外，如果在重复的ALET周期期间，衬底表面保持接近于原子的(nearly-atomically)光滑，则可以实现每个周期去除基本上一个单层的理想条件。然而，用传统ALET工艺来去除衬底，以实现接近于原子单层需要非常长的蚀刻周期，接近并超过每周期150秒。另外，传统ALET工艺包括另外的限制。首先，气体的脉动是不利的，诸如Cl2之类的化学吸附气体在室壁上长时间停留并且在惰性气体等离子体被燃烧之前需要很长的泵吸时间这一事实使这种不利性加重。这使得蚀刻速率非常低，即使是针对蚀刻非常薄的膜所需的时间。再者，每个周期的蚀刻速率可能不一定是恒定的或可控的。具体来讲，由离子轰击造成的粗糙性可以造成饱和层厚度随着周期数量的增加而增加，并且蚀刻速率随着每个周期数增加而提高。摩尔定律和半导体的持续发展预测今后的集成电路中的器件将和原子层厚度一样小，并且其小于几个原子层宽。目前的等离子体蚀刻工艺太过粗糙，以致不能实现这种精细的图案转印，并且可能损坏衬底下面的层。具体来讲，传统的等离子体蚀刻技术的控制水平达不到将亚20nm结构精确图案化所需的水平，并且对于今后集成电路的大量制造而言，当前用脉冲气体进行的原子层蚀刻太慢，以致不能实际应用。另外，当前技术需要过量的前体(precursor)原材料，如，氯气，这代表有可能要找到更有效的工艺来降低成本。因此，如果原子层蚀刻要克服蚀刻周期时间长、衬底受损、分辨率差、操作效率不高的这些问题，则需要一种新的方法，从而能够在成本效益提高的情况下，使用等离子体蚀刻以原子层分辨率来制造包含量子点和/或线、自组装膜和其它敏感组件的未来的纳米器件。
技术实现思路
根据本公开的一个实施例的一种系统包括脉冲等离子体源和反应室。所述反应室包括：螺旋线圈电极，其围绕管设置；法拉第屏蔽，其设置在所述管和所述螺旋线圈电极之间，并且被流体流冷却；对向电极，其设置在所述管的顶部并且至少部分延伸到所述管中；气体入口，其设置在所述管中并且与工艺气体源流体连通；以及反应室，所述反应室与所述脉冲等离子体源流体连通，包括：衬底支撑件；以及边界电极。根据本公开的一个实施例的一种蚀刻衬底的方法，包括：将原料气引入等离子体室，所述原料气包括惰性气体和反应物气体的混合物；将所述衬底设置在所述等离子体室中；由所述原料气产生等离子体，所述等离子体含有反应物和离子；利用所述反应物使得衬底表面达到饱和，以形成产物层，所述产物层包括所述反应物物质的单层和所述衬底的第一单层原子；以及通过将所述产物层暴露于所述离子，以去除所述产物层。根据本公开的一个实施例的一种处理衬底的方法，包括：将来自等离子体余辉中的离子导向其中利用第一物质来饱和的衬底表面。并且，在某些实施例中，用所述离子去除所述第一物质和衬底原子的单层。为了可以更好地理解随后对本专利技术的详细描述，以上已经相当广义地概述了本专利技术的特征和技术优势。下文中，将描述形成本专利技术权利要求书的主题的本专利技术另外的特征和优势。附图说明为了详细描述本专利技术的优选实施例，现在将参照附图，在附图中：图1示出传统的原子层蚀刻(ALET)工艺。图2示出根据本公开的一个实施例的示例性ALET工艺。图3示出根据本公开的一个实施例的示例性ALET系统。图4示出根据本公开的另一个实施例的另一个示例性ALET工艺。图5示出根据本公开的另一个实施例的另一个示例性ALET工艺。图6示出根据本公开的另一个实施例的另一个示例性ALET系统。图7示出在脉冲等离子体的余辉中，通过向边界电极施加30V、50V、70V和100V的DC电压而得到的测得的离子能量分布(IED)。图8示出在脉冲等离子体的余辉时间段中，通过向边界电极施加30V、50V、70V和100V的DC电压而得到的模拟的离子能量分布(IED)。图9示出关联于沿着放电管轴的垂直位置的离子和电子密度。图10示出在激光诱导的热沉积之后，Si衬底上方模拟的SiCl和SiBr激光诱导的荧光。图11示出针对边界电极处连续施加的不同DC偏压在固定压力下的IED。图12示出针对不同压力的电子温度的分辨Langmuir(朗谬尔)探针测量。图13示出在边界电极上连续施加DC偏压的情况下的规范化IED。图14示出在处于脉冲等离子体状况时不同压力下的IED。图15示出在脉冲等离子体的余辉期间的不同时间的具有同步DC偏本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.12.15 US 61/286,5721.一种系统，包括：
脉冲等离子体源，其包括：
螺旋线圈电极，其围绕室设置；
入口，其设置在管中并且与工艺气体源流体连通；以及
反应室，其与所述脉冲等离子体源流体连通，其包括：
衬底支撑件；以及
边界电极。
2.根据权利要求1所述的系统，其中，所述螺旋线圈电极耦合到
脉冲发生器，其中，所述脉冲发生器包括：
至少一个射频函数发生器；以及
阻抗匹配网络。
3.根据权利要求1所述的系统，还包括对向电极，所述对向电极
设置在所述反应室的顶部附近，并且至少部分延伸到所述反应室中。
4.根据权利要求3所述的系统，其中，所述对向电极与所述衬底
支撑件相对垂直设置。
5.根据权利要求1所述的系统，其中，所述入口连接到气体源，
所述气体源选自由氧气、氧化的气体、惰性气体(noble gas)、卤素、
卤化的气体、氮气、氢气、氧气及其组合组成的组。
6.根据权利要求1所述的系统，其中，所述边界电极设置在所述
反应室内，大致与所述衬底支撑件在水平方向上相邻。
7.根据权利要求1所述的系统，其中，所述衬底支撑件包括脉冲
电极。
8.一种蚀刻衬底的方法，包括：
将原料气引入等离子体室，所述原料气包括惰性气体和反应物气
体的混合物；
将所述衬底设置在所述等离子体室中；
由所述原料气产生等离子体，所述等离子体含有反应物和离子；
利用反应物使衬底表面达到饱和以形成产物层，所述产物层包括
所述反应物物质(species)的单层和所述衬底的第一单层原子；以及
通过将所述产物层暴露于所述离子，去除所述产物层。
9.根据权利要求8所述的方法，其中，在第一时间段期间发生所
述产生和所述饱和，并且在第二时间段期间发生所述去除。
10.根据权利要求9所述的方法，其中，在所述第一时间段的第
一部分期间，向所述等离子体源施加第一RF功率电平。
11.根据权利要求10所述的方法，其中，在所述第一时间段的第
二部分期...

【专利技术属性】
技术研发人员：文森特·M·唐纳利，多美崔·J·埃科诺穆，
申请(专利权)人：休斯敦大学体系，
类型：
国别省市：